© Semiconductor Components Industries, LLC, 2014
January, 2017 − Rev. 1
1 Publication Order Number:
AND9175JP/D
AND9175/D
イネーブル・ピンのと eFuseの
はじめにオン・セミコンダクターの ヒューズ
(eFuse)
は、3.3 V
、5 V
、または12 V DC
でしている をするのにされます。 クラン プ、 、サーマル・シャットダウン、#さ れた$% スルーレートなど、()の*+を ,えています。これらはサーマル・ラッチまたはサ ーマル・オートリトライ/0でできます。eFuse
ファミリの23な45がイネーブル・ピンです。9アプリケーション・ノートでは、イネーブル
・ピンの45を<=し、その>?な@にAする BCきをDEします。どの
eFuse
のイネーブル・ピン もアプリケーションの#がF3で、かつGHIJ KをL3としないMNはフロートPQのままにして おくことができます。eFuse
のにAするR9Sな<=については、
NIS5112
、NIS5135
、NIS5132
、NIS5232
のTデータシートをVWしてください。イネーブル・ピンのと*+は、XYするZ[
Sな
eFuse
によって\なります。Table 1
に、オン・セ ミコンダクター]eFuse
ファミリ・デバイス_の`な aいにAするbcをdします。Table 1. THE KEY DIFFERENCES BETWEEN THE FUNCTIONALITY OF THE ENABLE PIN FOR ON SEMICONDUCTOR eFUSES
Device
Startup Blanking
Timer Capability
Logic Levels
NIS5112 No Yes Low or High
NIS5135, NIS5132, NIS5232
Yes* No Low, Mid, or
High
*The NIS5132MN3 does not have a startup blanking circuit.
NIS5112イネーブル/タイマ・ピン
NIS5112
のイネーブル・ピンは“H”
または“L”
PQ のいずれかになっています。Figure 1
に、イネーブル のefgをdします。イネーブル・ピンのはhi
2.5 V
のjkRl とmnされます。イネーブル・ピンの がこのRl よりoいMN、
eFuse
$%はイネーブルされます。イネーブル・ピンの を
“L”
にpするには、トランジスタをqr することがstされます(Figure 1
VW)
。u80 m A
の jk がプルアップ・デバイスとしてvきま す。NIS5112
のwlサーマル・シャットダウンxyは135 ° C
です。NIS5112
は、サーマル・シャットダウン zは、サーマル・オートリトライ*+によりjkx yが95 ° C(
wl)
{|に}|すると~への %Eをします。、サーマル・ラッチされた
NIS5112
は、サーマル・シャットダウンzにイネーブル・ピンが
“H”
のときは、ディセーブルPQにな ったままです。リセットはeFuse
への を れす か、イネーブル・ピンを“L”
PQにしてからす ることによってうことができます。Figure 1. Simplified Schematic of the Enable Circuitry for the NIS5112. It Shows a Transistor
and a Timing Capacitor Connected
− + 2.5 V
80 mA
Enabled Enable/
Timer
NIS5112
のイネーブル・ピンは、グランドとの_にコンデンサをすればタイマ・ピンとしてす ることもできます
(Figure 1
VW)
。このようなコンデンサは
eFuse
への z、またはイネーブル・ピンのトランジスタがオンからオフにしたzに
をDEします。タイマは、jk
80 m A (Figure 1
VW)
をして､コンデンサを します｡eFuse
は、 がコンデンサを してイネーブル・ピンが
“H”
PQになるまでターンオンしません。されるは、によってされます。
Delay+(VHigh) (C)
ISource (eq. 1)
V
Highはイネーブル・ピンで“H”
PQに るための 、C
はイネーブル・ピンとグランド・ピン_の コンデンサの(
：F)
、I
SourceはeFuseのイネー ブル・ピンのjk です。\なるにおけ るイネーブル および は、NIS5112
データシートに¡¢されています。£えば、25 ° C
に おいて､V
Highの¤¥ は2.5 V
､I
Sourceのwl は83 m A
APPLICATION NOTE
www.onsemi.jp
AND9175/D
www.onsemi.jp 2
です。したがって、
25 ms
のを¦0するには、の§¨をうことができます。
25 10*3+ (2.5) (C) 83 10*6 C+0.83mF
(eq. 2)
NIS5135、NIS5132、NIS5232 のイネーブル/フォールト・ピン
NIS5135
、NIS5132
、NIS5232
のイネーブル・ピン には3
©ªの«¬レベルが®¯します。Table 2
にこれ らの«¬レベルをまとめます。°±の %/
$%バッ ファと²WSに、 %と$%を³いに´µ するはなく、イネーブル・ピンの %*+と$%*+は¶·にします。
Table 2. TRI-STATE LEVELS OF THE ENABLE PIN OF THE NIS5135, NIS5132 AND NIS5232
Level How Enable Pin is Placed in Logic State State of eFuse
Low Held low by startup blanking circuit for fixed time after power has been applied to VCC*
Output disabled, thermal latch circuitry reset
Held low by external circuit Output disabled, thermal latch circuitry reset Mid Forced to level by internal circuitry due to a thermal fault condition Output disabled, thermal shutdown
Held in state by the enable pin of another eFuse Output disabled
High Pulled high by internal circuitry Output enabled
*The NIS5132MN3 does not have startup blanking circuitry.
イネーブルのefgを
Figure 2
にdします。イネーブルの$%はイネーブル・シャットダウ ン
(SD)
¸¹です。イネーブルSD
¸¹が“H”
のMN、eFuse
がpSにシャットダウンされ、~からがºり»かれます。イネーブル
SD
¸¹が“L”
のMN はJ¼を½します。イネーブルSD
コンパレータは、jkで¿0されるhi
2.64 V
jkRl と イネーブル にRづいてイネーブルSD
¸¹を¿0 します(Figure 2
VW)
。J¼|で、Àk %なし のMN、イネーブル・ピンは12 m A
のjk と イネーブルSD
¸¹“L”
によって“H”
にÁされます。Figure 2. Simplified Schematic of the Enable Circuitry for the NIS5135, NIS5132 and NIS5232 2.64 V
Enable SD
− +
+
−
Thermal SD Thermal Reset Thermal
Shutdown Startup Blanking*
0.58 V 1.4 V
12 mA 4.3 V
SD EN/Fault
(*MN1 and MN2 Versions)
“H”
PQの_に、イネーブル がhi2.64 V
 を|るたびにイネーブルSD
コンパレータによっ て、“H”
イネーブルSD
が¿0されます。Table 2
にd すとおり、イネーブル・ピンを“H”
PQより}いレ ベルにpしたり、Áするのに4
つのR9Sな@があります。Ãブランキング、イネーブル
・ピンにqrされたÀkトランジスタ、jkサーマ ル・シャットダウン、Äの
eFuse
のイネーブル・ピンがAÅしています。
¤Æに
eFuse
に が されると、Ãブランキングが
Figure 2
のÃブランキング・トランジスタをターンオンして、イネーブル・ピンをÇ·_
AND9175/D
www.onsemi.jp 3
(
J¼は100 m s
よりはるかにÈい)
グランド に Áします。÷_z、Ãブランキング・トラン ジスタはターンオフし、イネーブル・ピン が“H”
PQにプルアップされます。イネーブル・ピンをÀkで
“L”
PQまたはMid
PQにpして、eFuse
をディセーブルすることがで きます。トランジスタをFigure 3
のようにqrするこ とによって、“L”
PQにpすることができます。イネーブル・ピンを
“H”
にpしてはなりません。£えば、
V
CCにqrしたり、アクティブをÁつ wlロジックにqqrしてはなりません。さらに、タイミングのÊSでイネーブル・ピンから グランドにコンデンサをqrすることはstされま せん。
Figure 3. Circuit for Forcing a Low State on the Enable Pin
ENABLE
GND
ENABLE
GND 8
10
サーマル・シャットダウンをアクティブにす ると、jkサーマル・シャットダウン・トランジス タに
“H”
¸¹がEされ、イネーブル・ピンが“H”
{ ÀのPQにプルダウンされます。jkサーマル・シ ャットダウン・トランジスタとËにqrされた1.4 V
ダイオードÌ|Íによって、イネーブル・ピンはÎ_PQまたは
Mid
PQにプルダウンされま す。Mid
PQはイネーブルSD
コンパレータのトリッ プ・ポイントより}いため、“H”
のイネーブルSD
が¿0され
eFuse
$%はディセーブルされます。イネーブル・ピンのPQを#するÄの@は、
Ð)の
eFuse
のイネーブル・ピンをまとめてqrすることです。¤Ñファンナウト
(
¶·シャットダウンの ためにこのピンにqrÓ+なeFuse
のÔ))
は3
です。ÕSなアプリケーションは、イネーブル・ピンを
³いにqrした
NIS5135
とNIS5232
をし、5 V
お よ び12 V
レ ー ルを,え た シス テ ムで す(Figure 4
VW)
。Ð)のイネーブル・ピンをまとめてqrする と、1
つのeFuse
でGHIが׿するとすべてのeFuse
にMid
レベルをpします。これにより、いずれかの
eFuse
がGHIPQにあるシステムがØÙにシャットダウンされます。
VCC VCC
NIS5135 NIS5232
ILIMIT SOURCE
dv/dt GND
ENABLE/
FAULT
ILIMIT SOURCE
dv/dt GND
ENABLE/
FAULT
LOAD LOAD
ENABLE
RS
Figure 4. Example of Two eFuses with their Enable Pins Connected together for a Common Thermal Shutdown.
The Transistor Connected to the Enable Pin may be used to Hold the Enable Pin Low or to Reset the eFuses after Thermal Latching
Mid
レベルと“L”
レベルの*+SなÚÄは、サーマ ル・ラッチ·のeFuse
にとってのみ23です｡NIS5135
または
NIS5132
は、サーマル・シャットダウンのz、
eFuse
のjkxyが130 ° C (
wl)
{|に}|する と、オートリトライ*+により~への %Eをします。サーマル・ラッチ・バージョンのイネ ーブル・ピンは、サーマル・シャットダウンzに
Mid
PQにÛかれます。eFuse
は、V
CCピンへのを れすか、あるいはイネーブル・ピンを
“L”
P Qにpしてからピンをすることによってリセ ットできます｡リセットの*+をFigure 2
にdし ます｡イネーブル・ピンの«¬レベルがMid
レベルか ら“L”
レベルにÜÝすると、サーマル・リセット・コンパレータの$%が
“L”
から“H”
にÜÝし、サーマ ル・シャットダウンのリセットをJKします。AND9175/D
www.onsemi.jp 4 まとめオン・セミコンダクターの
eFuse
のイネーブル・ピ ンは()の*+を,えています。すべてのeFuse
で、トランジスタをしてピンを
“L”
にpし、$%をディセーブルできます。また、イネーブル・ピン の#がF3なMNは、フロートPQのままにして おくことができます。サーマル・ラッチ·の
eFuse
の MNは、いったん“L”
にしてから“H”
にするとデバイ スをリセットできます。NIS5135
、NIS5132
､NIS5232
のイネーブル・ピンには、Î_«¬PQがあり、そ れぞれのイネーブル・ピンをqrして、ÞJのサー マル・シャットダウンをÓ+にできます。
NIS5112
ではコンデンサをqrしてÃタイマとして*+さ せますが、NIS5135
、NIS5132MN1
、NIS5132MN2
、NIS5232
にはjkÃブランキングがあり、イネーブル・ピンからグランドにコンデンサをqr してはなりません。
ON SemiconductorびON SemiconductorのロゴはON SemiconductorというをうSemiconductor Components Industries, LLC しくはその のび/またはの におけるです。ON Semiconductorは、、、トレードシークレット()との に!する"を# します。ON Semiconductorの$%/ の&'!(リストについては、*+のリンクからご-いただけます。www.onsemi.com/site/pdf/Patent−Marking.pdf. ON Semiconductorは./なしで、0123の$%の45を 6うことがあります。ON Semiconductorは、いかなる7の8での$%の&9:について#;しておらず、また、お<=の$%において>?の@'や'からAじたBC、
に、DE、FE、GHなIJなどKLのIJに!して、いかなるBCもMうことはできません。お<=は、ON SemiconductorによってNOされたサポートやアプリケー ションSTのUVにかかわらず、すべてのWX、YZ、[\:の]^あるいは_の`aをbむ、ON Semiconductor$%を'したお<=の$%とアプリケーションについてK LのBCをMうものとします。ON Semiconductorデータシートやd=1にeされるfg:のある「_」パラメータは、アプリケーションによってはkなることもあり、lm の:gもnFのopにより4qするfg:があります。「_」パラメータをbむすべてのrパラメータは、ご'になるアプリケーションに@じて、お<=のstuvw においてxyz;されるようお{い|します。ON Semiconductorは、そのやそのの"の+、いかなるライセンスも}しません。ON Semiconductor$%は、A~
や、いかなるFDA (% %)クラス3の、FDAがしないにおいてKもしくはのものとyされる、あるいは、へのを!(
としたにおける]%などへの'をしたはされておらず、また、これらを'!(としておりません。お<=が、このようなされたものではない、fさ れていないアプリケーション'にON Semiconductor$%をまたは'した9、たとえ、ON Semiconductorがその%のまたは$にしてp があったと¡¢され たとしても、そのようなせぬ'、また£fの'に¤した¥¦§から、DE、¨はFEにAじるすべてのクレーム、ª'、IJ、oª、および«¬®などを、
お<=のBCにおいて¯°をお{いいたします。また、ON Semiconductorとその±²、³²、 、¤ 、´µ¶に!して、いかなるIJも·えないものとします。
ON Semiconductorは¸' ¹§/º»¼½¸'¡です。この¾®は&'されるあらゆるWの!(となっており、いかなる¿WによってもÀÁすることはできません。
PUBLICATION ORDERING INFORMATION
N. American Technical Support: 800−282−9855 Toll Free USA/Canada
Europe, Middle East and Africa Technical Support:
Phone: 421 33 790 2910 Japan Customer Focus Center
Phone: 81−3−5817−1050
AND9175JP/D
LITERATURE FULFILLMENT:
Literature Distribution Center for ON Semiconductor 19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA
Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada Email: [email protected]
ON Semiconductor Website: www.onsemi.com Order Literature: http://www.onsemi.com/orderlit For additional information, please contact your local Sales Representative
◊
