シリコンフォトニクスと光エレクトロニクス実装技術

(1)

招待論文

シリコンフォトニクスと光エレクトロニクス実装技術

蔵田

和彦

†a)

Opt-Electronics Packaging Technology for Silicon Photonics

Kazuhiko KURATA

†a)

あらましシリコンフォトニクスが注目され始めてから約10 年経過した．様々な研究開発が進展し，製品も登場している一方，本来の光電子集積の魅力が十分活かされているかという視点では，まだ多くの開発課題を残している．光電子集積パッケージングの解も，大きな課題の一つである．パッケージングでは，光エレクトロニクス実装の特殊性である光接続技術に起因の課題が残る．本論文では，Si フォトニクスを光電子集積の実装技術の視点でまとめた後，解決に向けたアプローチの一つとして光エレクトロニクス実装技術開発プロジェクトのアクティビティの概略を紹介する．キーワード Si フォトニクス，光回路実装，光電子集積，光インタコネクション

1. まえがき

シリコンフォトニクス（Siフォトニクス）は，将来の光電子集積を実現するコアデバイス技術として研究開発が活発化している．従来の光デバイスでは達成できない超小型，高集積化，省電力化，低コスト化を実現でき，様々な光集積回路がLSIと同様に共通のプロセス，共通の設計手法により実現できる点に魅力がある．最終的には光と電子が融合した大規模な光電子融合集積回路の実現が期待されている[1]．光回路の開発と並行してデザインキットの整備も徐々に進展しており，将来，LSIの水平分業と同様のエコシステムが形成されていくと思われる．光集積回路の主要機能はチップ上で実現され，多くの光集積回路がLSIと同様の分業体制で開発，生産されるようになる．このようなSiフォトニクスによる光集積のパラダイムシフトの中で，Siフォトニクスの超小型，高集積化，低コスト化の魅力を最大限引きだすには，光エレクトロニクス実装技術の進化も必須となってきている．光エレクトロニクス実装の特殊性は光接続と考えられており，エレクトロニクス実装と整合性の高い光接続技術の開発 †_{研究協同組合光電子融合基盤技術研究所，つくば市}

Photonic Electronics Technology Research Association, Ad-vanced Industrial Science and Technology, west7A, 16–1 Onogawa, Tsukuba-shi, 305–8569 Japan

a) E-mail: [email protected] が，喫緊の課題となる．本論文では光エレクトロニクス実装の視点から，光インタコネクションへの活用に向けての光回路実装の展望を述べ，我々のアクティビティを紹介する．

2. Si

フォトニクス技術

Siフォトニクス技術は従来の1/100程度の超小型の光デバイスが半導体製造プロセスで作製可能で，生産性が高く低コストの光集積回路チップがSiウェハ上への一括形成で得られる．一方，作製には巨額の半導体製造ラインが必要であり，光集積回路の開発では半導体製造ラインをもつ研究拠点及びCMOSファブとの連携が必要となっている．光集積回路と電子回路をチップレベルで集積すれば，様々なシステムへSiフォトニクス集積回路の導入が可能となるが，チップからシステムまでの各実装階層をつなぐ実装の重要性が高まっている．図1にプロセス，デバイスからシステム及び実装に関し，Siフォトニクスと各レイヤの関係を示す． Siフォトニクスプロセスからシステムまで物作りのフローと主な要素技術を図2に示す．ほとんどのデバイスはCMOSプロセス技術により作製可能であるが，光集積回路にはCMOSプロセスに含まれない加工やシリコン以外の材料の適用が必要であったり，異種材料のデバイスを同一基板上に作る必要があるものも出てくる．LSIの後工程で，パッ

(2)

図 1 Siフォトニクスを取り巻く各階層の関係 Fig. 1 Relation of each layer around Si photonics.

図 2 プロセスからシステム化のフローと要素技術

Fig. 2 Fundamental techniques in the flow from pro-cess to system. ケージングに必要な電極パッドを作製するのと同様に光エレクトロニクス実装でもSiチップと光配線をパッケージング容易な形で接続できる光接続点の作製が必要となる．エレクトロニクス実装はLSIの出現により高密度かつ微細化が可能な接続技術が発展したが，光エレクトロニクス実装でもSiフォトニクスによる光回路集積化の実用化に伴い，高密度かつ微細な光接続技術の開発が求められる．顕在化しているインタコネクションのI/Oボトルネックに対し，Siフォトニクスデバイスと光配線の組み合わせは，高密度，低損失，広帯域性で非常に魅力的であるが，容易に接続可能な光配線とSiフォトニクスデバイスのパッケージングの解が出てこないと，今後，この部分が光I/Oボトルネックとして顕在化してくると思われる．

3. 光インタコネクションへの活用

Siフォトニクスの活用が期待される領域に，光インタコネクションがある．「つなぐ」「処理する」「蓄える」の情報処理機器の要素のうち「つなぐ」性能の向上が情報処理機器の進化の中で非常に重要となってきている．情報処理機器の性能向上に対しインタコネクションでのI/Oボトルネックが顕在化している[2]．光インタコネクションは光配線の高帯域，低損失の特徴に図 3 光インタコネクション構成の発展

Fig. 3 Expansion of the structure in optical intercon-nect technology. より，古くから実現が期待されてきており，比較的長い距離から導入が始まっている．I/Oボトルネックの解決に向けて光電気変換機能をLSIに極力近接して配置する概念が古くから提案されている[3], [4]．基本的な考え方は現在も変わっていない．しかしながら，チップやボードレベルまでの導入には，光部品の小，低コスト化，高信頼化等の課題が残っている．Siフォトニクスはこれらの課題を解決するコアデバイス技術としての期待が高まっている．電子回路との整合性が良いことに加え，Siウェハ上への光集積回路の形成により，従来の延長線上にない小型，低コスト化が可能となる．また，CMOS LSI技術では各デバイス構造や材料，プロセス等に関しての膨大な信頼性データの蓄積がある．これらの知見に沿って光集積回路を設計していけば，光固有のプロセス，材料を用いる部分を除きLSIと同等の高い信頼性が達成できると考えられる．実装の視点では，集積化による接続点の削減や光回路実装技術への半導体の実装技術の積極的活用で，半導体パッケージと同等の信頼性が期待される．コストに関しては，光回路実装の特殊性である光接続の低コスト化が残る．Siフォトニクスの魅力を最大限引き出すには，従来の光回路実装技術では，複数部品のアセンブリにより光接続が行われているが，小型化に限界がある．Siフォトニクス集積回路では，非常に小型，高密度な光接続が必要であり，アセンブリ技術から脱却した光接続技術を開発していく必要がある．図3に光インタコネクション構成の発展の概念図を示す．現在，光トランシーバをコネクタに内蔵したAOC （Active Optical Cable）からデータセンタ等のきょう体間接続に導入され始めている．ボードの設計が

(3)

電気と光で共通で容易に光インタコネクションが導入できる反面ボード上のI/Oボトルネックは残る．I/O ボトルネック解決には，LSIパッケージ内に光トランシーバ機能の配置が必要である．SiフォトニクスはSi インタポーザとの整合性が良くITRS（International Technology Roadmap for Semiconductors）にも概念が記載され始めており[5]，Siインタポーザ上に光集積回路を形成し，その上にロジックLSIを複数搭載した2.5D，3D実装への集約が期待される．

Siインタポーザへ光集積回路を内蔵するためには，電子回路の実装でも課題となっているKGD（known Good Die），熱マネジメントやTSV（Through Sili-con Via）技術等の開発も同時に必要となってくる．Si フォトニクスは，現時点では，光トランシーバとして実現性が証明されてきた段階である．Siインタポーザ上への高集積化には，まず，小規模集積により技術を枯らしつつ，高集積化に移行していくアプローチが必須と思われる．光エレクトロニクス実装の視点でSiフォトニクスに基づく光電子融合実現に向けて各実装階層での要検討事項と必要な実装技術の関係を図4に示す．チップからボードの階層間での関連性が強く相互の整合性の良い解を見つける必要がある．光接続はそれぞれの階層をつなぐ部分であるが，現在はアセンブリ技術が中心の高精度な光軸合わせが，生産性の向上，低コスト化の阻害要因となっている．エレクトロニクスがアセンブリから，プロセス技術を組み合わせ現在に至った様，光エレクトロニクス実装でも現在のアセンブリ中心からプロセス技術を活用したアプローチが重要と考えられる．光固有の技術からエレクトロニクス実装と整合性が高く，エレクトロニクス技術者でも扱えるような，光接続技術の開発が求められる．図 4 各実装階層での要検討事項と必要実装技術

Fig. 4 Problem statement and request techniques in each packaging layer.

4. 光エレクトロニクス実装システム技術

Siフォトニクスの実装の取組みとして，超低消費電力型光エレクトロニクス実装システム技術開発プロジェクトがある[6]．Siフォトニクス技術を活用した光配線の実用化で光と電子が融合した光電子集積インタポーザを開発し光電子集積サーバの実現を目指している．インタコネクト部では，Siフォトニクスによる高密度集積で従来の光回路の1/100の小型化，また，光デバイスの低電圧駆動化，ロジックLSI内への駆動回路集積，光回路駆動回路の簡略化で，現在の電気インタコネクトの1/10の省電力化を図っていく．開発は3期に分け，期ごとに確立した要素技術を実用化していく計画となっている．実用化により，光電子融合実現で必須となるシステムやエレクトロニクス実装の知見をユーザからフィードバックし，エレクトロニクス技術の進歩と同期を取った段階的なステップアップを図る計画である．図5に開発計画と開発技術の概要を示す．第一期は，先の最先端PJのPECST [1]で開発されたSiフォトニクスデバイス技術を活用し，低電圧駆動による省電力化，高密度光集積回路，新規な光接続構造の実証を行う．I/Oボトルネック解決に向けた，光集積回路の高密度設計技術の確立，光配線による高密度化の検証として，高密度多並列光集積とWDM 光回路の開発等が含まれる．成果の一部は，ユーザが様々な用途に容易にカスタマイズできる超小型の光トランシーバチップ（光I/Oコア）として実用化する．第二期で光I/Oコアの要素技術と並行開発の光配線を図 5 開発計画と開発技術の概要

(4)

図 6 狭ピッチ化を決める構成要素の概念図 Fig. 6 General image for restriction on fine pitch

lay-out.

図 7 各構成要素の帯域密度の概算

Fig. 7 Rough estimate of band width density in each part.

内蔵したLSIインタポーザへ集積した光I/O付LSI 基板，第三期で，シリコンインタポーザへ光I/Oを集積した光電子集積インタポーザを実証する計画となっている．現在は第一期の成果をまとめる段階に来ている．以下，第一期で開発技術の内，高密度多並列光集積技術を活用した超小型の光トランシーバチップ（光 I/Oコア）について概念及び開発状況概要を述べる． 4. 1 高密度多並列光集積の検討光トランシーバは変調器，受光器，送受信IC及び光と電気のI/O，それと光源で構成される．送受信IC は先端CMOSプロセスの適用による低消費電力化を目的にSiフォトニクスチップ上へのフリップチップ実装を想定している．多並列化では送受信器のピッチを決定する要素になる．最もピッチを必要とする要素が密度の上限を決める．図6に光送信器の構成と狭ピッチ化を決める構成要素の概念図を示す．光源の考察は後述の光I/Oコアにて述べる．帯域密度は電気及び光の入出力，各デバイスの接続部及び駆動回路，光回路の幅で決まる．図7に各構成要素について帯域密度を概算した結果を示す．概算には電気の接続点には差動信号を想定し，現状技術でのパッドサイズ，ピッチを参照し，駆動ICは現状技術でのレイアウトを参考にしている．光回路は電気パッドも含め実際にレイアウトを行い求めている．各構成要素の伝送密度を概算した結果，LSIパッケージとプリント基板を接続するパッド部分の伝送密度がもっとも低くなっている．近年I/Oボトルネックと呼ばれている部分でパッドの微細化が課題となっている．図からわかる様，現在発表されている小型の EOM（Embedded Optical Module）はプリント基板への実装のためのパッドが大きさの制約要因となり，2 次元レイアウト等の工夫が必要となる．また化合物光源を直接変調する場合には光I/Oピッチと合わせる必要が出てくるが光源と駆動回路の接続パッドの微細化が課題となる． Siフォトニクスでは光回路の狭ピッチ化に優位性があり，クォータピッチ（62.5µm）でのレイアウトが可能であるが，駆動回路構成及び入出力パッド及びSiインタポーザの接続部の微細化の進展が必要となる．駆動回路は現在の設計でもハーフピッチ（125µm）が可能であることを検証している．ハーフピッチルールを適用した場合，LSIパッケージへの実装を仮定するとプリント基板への実装より，より微細な接続が適用でき，現在の1/2の狭ピッチ化が可能となる．1chあたり25Gbpsの速度を想定した場合，クォータピッチで 400Gbps/mm，ハーフピッチで200Gbps/mmの伝送密度となる．1×1cm程度のLSIを想定し，LSI周辺に配置する場合1辺あたりそれぞれ4Tbps，2Tbps伝送容量となり，4辺を使用した場合は16Tbps，8Tbps と試算される．これらの数字は理想的に配置した場合の概算値であり，実際にはロジックLSIチップ上の I/Oレイアウトによる配線設計への制約，パワー/シグナルインテグリティを考慮する必要がある．実際の LSIとの接続検証を通して，これらの設計制約条件を明確にしながら，課題を解決する工夫を盛り込む必要がある．シリコンインタポーザ適用の高集積光インタコネクションを実システムに導入するには，光I/O付 LSI基板，光電子集積インタポーザと実システムと段階的に課題をクリアしながら開発を進めることが，電子回路実装との同期した開発の必要性を考慮した場合，遠回りに見えて，結果的に近道となるものと考える． 4. 2 光I/Oコア第一段階として，Siフォトニクス技術による多並列化の検証として，チップ型光トランシーバチップ

(5)

である光I/Oコアの開発を進めている．5×5mmのチップに125µmピッチで光回路を搭載し，300Gbps （25Gbps×12ch）を5mW/Gbpsで駆動することを目標においている．低消費電力化，狭ピッチ化，狭ピッチ化に適合する光入出力構造の実装の検証を行うとともに，成果を実用化し，システムユーザからのフィードバックを得て，次のステップの開発課題へ反映させていく予定である．光I/Oコアの光と電気の入出力部と基板や光ファイバ等の後付け部品の接続部を規格化し，モジュラー化システムを提案するものである．光と電気の必須の機能をチップに集約し，光のインタフェースも電気同様パッド状にし，最低限の光接続機構を設けたチップとなっている．ユーザは光と電気の切り口情報をもとに様々な基板，コネクタをカスタマイズして多用途に適用できる事を狙っている． 4. 2. 1 適用光伝送路と実装 Siフォトニクスでは光回路がシングルモードであり，長波を用いることから，シングルモードファイバ適用が通常であるが，光I/Oコアは，実装の観点から，マルチモード伝送を適用した．以下その狙い述べる．シングルモードファイバは∼10km程度までカバー可能だが光接続部に高精度の実装精度が要求される．最終的ゴールの光電子集積SiインタポーザはCPU 間，CPU-スイッチ間等の，現在の屋内よりも，さら短距離での光インタコネクションの実現を目指している．この場合，非常に短距離から屋内での伝送を考えた場合マルチモード伝送路を適用し，実装精度を緩和する方が，電子部品実装との整合性が良いと考えている．図8に市販の実装設備の生産能力と実装精度をプロットしたグラフを示す．電子部品の実装も小型化，微細化に伴い精度の向上が進んできた．現在は，LSIのフリップチップ実装等では，10µm以下の実装精度を有する設備が市販されており，高精度品では2-3µmの実装精度となっている．生産能力は，一般の高精度な光部品搭載設備よりも1∼2桁高い．マルチモード伝送路は突合せ接続で約 5µm程度の許容トレランスがあり，光入出力構造の工夫で10µm程度までの拡大が可能である．LSI-PKG 上での光接続を想定した場合，マルチモード伝送を適用すれば，市販の実装設備の適用が可能となり生産性が電子部品と同等となる．ボード上での光接続の場合では，実装機の実装精度は20-30µmのため，今後，許容トレランスを拡大する構造を開発していく．市販の実装設備が適用できるようになれば，電子部品と同時図 8 実装設備の生産能力と実装精度

Fig. 8 Productivity and mounting accuracy of moun-ters. に搭載することも可能となり光部品の実装コストの削減に大きく寄与する．これらの理由から光I/Oコアにはマルチモード伝送系を適用した．一方，Siフォトニクスチップ上でのLDと光導波路の結合に1µm以下の実装精度の要求が残る．この部分に関しては，最小限のLDをパッシブアライメント実装で搭載しコストへの影響を最小限にする工夫が必要である． 4. 2. 2 適用波長 Siフォトニクスでは光導波路の低損失化が得やすい 1.5µmが適用されるケースが多いが，送受信器の光導波路は数mm以下と短く実際の光導波路損失は光接続損失ほどバジェットに大きく影響しない．光I/Oコアには伝送路媒体の選択肢の多さから，1.3µm帯の波長を適用した．1.3µm帯では既存のマルチモード光ファイバや，基板上等での短い光配線へのポリマ光導波路，あるはプラスティックファイバ等伝送媒体の適用等選択肢が広がる．また，現在の短距離伝送の中心である 0.85µm VCSELでは25Gbps以上の伝送速度で長距離化の限界が見えつつある．シングルモードを用いた Siフォトニクスでは，光ファイバ接続部品，接続コストに起因する低コスト化の壁が懸念される．1.3µmはゼロ分散波長でありGIファイバを用いて屋内配線で必要となる500m程度までの伝送距離を低コストでカバーできる可能性が出てくる[7]．チップ間から屋内の光配線までを同一仕様でシームレスに接続し，また 1.3µm SMFで標準化されている10kmまでの伝送と合わせて，1cmから10kmまで同一波長（光源）の適用の可能性が出てくる，同一の構成を広い領域に適用し生産量を増すことで低コスト化が進めやすくなる期

(6)

図 9 1.3µm 帯を適用した場合のカバー領域

Fig. 9 Possible length in transmission using 1.3mi-crons wavelength.

図 10 光 I/O コアの基本構成

Fig. 10 Diagram of the function of an Optical I/O core. 待がある．図9に適用波長と可能な伝送媒体の，及び現在の標準化の範囲と，1.3µm帯を適用した場合のカバー領域を示す．標準化での議論が必要であるが，現在は電気で細かく分割されている10mより短い伝送領域へ光伝送を浸透させていければ，1cm-500mまで同一仕様で接続でき，10kmまで1.3µm帯波長で統一できる期待が出てくる． 4. 3 光I/Oコアの基本構成以上に述べた光I/Oコアのコンセプトを具現化すべく開発を進めている．光I/Oコアの光送受信器の基本構成を図10に示す．光集積回路を形成したSiフォトニクスチップ上に送受信IC,LDを搭載し，インタポーザを介して，光と電気の入出力端子を設けたチップ型の光トランシーバとなっている．Siフォトニクスチップには，PECSTの成果[8]を活用し，光変調器，受光素子，光分岐，LD 結合用のスポットサイズコンバータ（SSC）に加え，図 11 光 I/O コア Fig. 11 Optical I/O core.

新規に光出力用に出力光ビーム径をマルチモードファイバの0次モードの径に整合させたグレーティングカプラを配置している．受光素子は面型の受光素子としている．消費電力は，光源よりも送受信ICの消費電力が支配的となる．低電圧のCMOS ICを適用し 5mW/Gbpsの低消電力化を目指している．チップのサイズは主に放熱に必要な面積と電気の入出力端子で決まる．低消費電力化と電気入出力パッドレイアウトの工夫で25Gbps×12chで5mmと小型化を目指している．光I/Oコアで集積光トランシーバの必須要素技術を確立する．その後，得られた知見を元に第二期，三期では極端距離用低振幅電気インタフェース，ロジックLSI内への送受信回路の内蔵等の更なる低消費電力化へ展開し，より高密度集積化を目指す． 4. 4 光I/Oコアの実装構造図11に開発中の光I/Oコアの概要を示す．図は125µmピッチで配列した12chの光回路の内， 4chを駆動し機能検証を行った初期試作のレイアウトを示している．LDが電気I/Oのレイアウトスペースを阻害しているが，次試作では，Siインタポーザへの搭載も念頭に，LDが電気I/Oの配置を阻害しない位置に配置し，狭ピッチ配置の利点を活かした設計としている．光入出力部は，グレーティングカプラ及び受光素子と光伝送路を接続するための光ピンと呼ぶ縦型の光導波路を介在させている．光ピンのコア及びクラッドはUV硬化性樹脂で構成されており，コア用樹脂を塗布した後，コア断面形状のパターンを設けたマスク上からUV光を照射して縦方向のコアを形成し，その後，周りにクラッド用樹脂を充てんして作製される．光I/Oコアチップを個片に切り出す前にプロセスで一括形成ができる．マスクの径及び光源の照射パ

(7)

図 12 光ピン部の断面構造

Fig. 12 Schematic cross-section of optical pin.

ラメータを変化させる事でコア径及び光軸方向の導波路形状の制御が可能で，数10µmのコア径，高さ約 300µmでストレートからテーパー状の形状が得られる．光ピンによりチップの表面に電気パッドと同様の光パッドが，チップの同一面に形成される．Siフォトチップの光導波路や光ファイバ端末との光接続には，接着固定や勘合構造等を設ける必要があり光回路と比較して非常に広い面積を必要とする．Siフォトチップ上にはドライバIC，LD，チップコンが搭載され光接続のための広い面積を得るには，チップ面積を大きくしないといけない．光ピンを用いて光接続面をチップ表面にもってくることで，チップ表面に光接続のための面積を，チップサイズを犠牲にすることなく確保できる．また，光ピンはコア系を光軸方向に沿ってテーパー状に形成することで，チップ表面への導光機能に加え，レンズと同様の光ビームのサイズ変換機能をもつ．マルチモード伝送路で50µm径程に広がった光ビームをテーパー状の光ピンを用いて受光素子面で， 30µmと受光素子径に合わせて縮小できる．光ピンとマルチモードファイバとの接続では，光ピン自身及び光接続損失合わせて1dB以下の接続損失が得られている．図12に光ピン部の断面構造を示す．

5. 光

I/O

コアから光電子集積インタポー

ザへ

光I/Oコアの開発にて，高密度化，高集積化を可能とする実装の基本技術の確立，光電子集積インタポーザに向けた課題のデータ抽出を行っている．また光I/Oコア（光トランシーバチップ）は，実装部品図 13 光 I/O コアのモジュラー化と適用イメージ

Fig. 13 Modular formation in optical I/O and appli-cation. メーカが各自の部品を使って基板やコネクタ搭載し，容易にカスタマイズ製品に展開し様々な領域に適用していけるように仕組みつくりを開始している．カスタマイズのイメージを図13に示す．光I/Oコアの切り口を規格化したモジュラー化を基本としており，それに適合する部品を用意すれば様々なカスタマイズが可能となり，様々な領域への迅速に適用を目指している．実証として，光I/Oコアを搭載するポリマ光導波路付LSI基板や光ファイバと基板を組み合わせてAOC のプロトタイプを並行して開発している．AOCや光学エンジンへの搭載だけでなく，ソケットやLSIパッケージ，基板への組込みへの展開もある．ロジックLSIとの複合化に向けて，現在，LSI基板にポリマ光導波路を形成し，その上に複数個の光I/O コアを搭載した光I/O付LSI基板の開発を進めている．2.4Tbps（送受）相当のスループットを有し，ロジックLSIと接続した場合の課題抽出を行う．最終的には，光集積回路をSiインタポーザに集積し，より大容量の光インタコネクションをパッケージレベルで実現することを目指している．図14に光I/O付LSI基板から光電子集積インタポーザへの進化のイメージを示す．インタポーザ化では，光I/Oコアの項で述べた様，電気インタコネクトを阻害しないLDの配置が重要となる．将来は，配置の制限を排除する方法として Siフォトニクスチップ上にLDを形成する技術が必要となる．この場合，LDがロジックLSIの下に配置されると仮定するとLSI同様の125◦C程度の高温動作が求められる．高温動作に優れた量子ドットレーザでの実現が期待される[9]．光と電子が融合しSiインタポーザを実現するには，電子回路と共通のKGD課題の解決が必要である[10]．光集積技術としても，多並列集積の章で述べたようにクォータピッチの高密度化

(8)

図 14 光電子集積インタポーザへの進化 Fig. 14 Evolution to photonics-electronics

integra-tion interposer. は重要課題であるが，実現には，エレクトロニクス実装と同様，KGD，熱マネジメント，パワー/シグナルインテグリティ等の課題がある．これらの課題は今後，実際にロジックLSIと光集積回路を集積して明らかにしていく必要がある．これらの課題に関し，次のステップの光I/O付LSI基板の開発を通し光とLSIの相互の関係を明確にし，Siインタポーザへの集積開発に反映させていく計画である．

6. むすび

Siフォトニクス技術に関し，光エレクトロニクス実装の視点俯瞰した後，光インタコネクションへの適用の課題について述べ，我々のアクティビティを紹介した．3段階のステップの開発の狙いと，第1段階の目標である光I/Oコアの開発の取り組みを紹介した．今回，変調器は受光器，LD実装等の光I/Oコアに適用のデバイス技術の紹介は割愛させていただいたが，今後，適宜デバイスの成果に関しても公開していく．光エレクトロニクス実装でも新しい概念の創出や，技術へ取り組み始めているが，光電子融合の視点では，やっと端緒を開いた状況である．光電子融合がICTの普遍的，必須技術にまで成長するには，可能性を検証しながら，地道に技術を仕上げていく必要がある．今後，益々様々な領域の技術者，研究者のご協力を得ながら開発を進めていく所存である．謝辞本論文記載の検討にあたり，ご指導を頂いている光エレクトロニクス実装システムのプロジェクトリーダーの東京大学の荒川泰彦教授をはじめ，鋭意議論をさせて頂いているプロジェクトメンバーに感謝致します．記載の研究はNEDOの「超低消費電力型光エレクトロニクス実装システム技術開発」により委託を受けたものである．文献

[1] Y. Arakawa and T. Nakamura, “Silicon photonics for next generation system integration platform,” IEEE Commun. Mag., vol.13, pp.72–77, 2013.

[2] M.B. Ritter, Y. Vlasov, J.A. Kash, and A. Benner, “Optical technologies for data communication in large parallel systems,” TWEPP, Oct. 2010. [3] K. Kurata, I. Hatakeyama, K. Miyoshi, T. Shimizu,

J. Sasaki, M. Kurihara, and K. Yamamoto, “Opto-electronics packaging techniques for interconnec-tion,” LEOS 2003. The 16th Annual Meeting, pp.364–365, 2003.

[4] “光回路実装技術ロードマップ（08 年度版）—光インター

コネクション普及に向けての提言，”エレクトロニクス実

装学会，光回路実装技術委員会，2008.

[5] International Technology Roadmap for Semiconduc-tors 2011 Edition, Assembly and Packaging, http:// www.itrs.net/Links/2011ITRS/2011Chapters/ 2011AP.pdf

[6] 超低消費電力型光エレクトロニクス実装システム開発プロジ

ェクト，http://www8.cao.go.jp/cstp/siryo/haihu101/ siryo2-1 2.pdf

[7] X. Chen, et al., “25Gb/s transmission over 820m of MMF using a multimode launch from an integrated silicon photonics transceiver,” ECOC2013, PD4-f-5, 2013.

[8] 賣野豊，堀川剛，中村隆宏，荒川泰彦，“シリコンフォ

トニクスを用いた高密度チップ間インターコネクト，”信

学技報，PN2013-01-17，Jan. 2013.

[9] Y. Arakawa, S. Iwamoto, Y. Ota, A. Tandaecha-nurat, and M. Nomura, “Quantum dot photonic crystal nanocavity coupled systems for cavity-QED,” Sweden-Japan Workshop on Quantum Nano Physics and Electronics, Tokyo, Japan, Jan. 2013.

[10] 塚田裕，“最近のパッケージ技術開発動向，”エレクトロ

ニクス実装学会誌，vol.17, no.3, pp.163–168, 2014. （平成 26 年 7 月 8 日受付，10 月 16 日再受付，

(9)

蔵田和彦（正員） 1985年，日本電気株式会社入社．主に光モジュールの開発に従事．PLC ハイブリッド集積光送受信モジュール，光インタコネクションモジュールを開発実用化．H24 より光電子融合基盤技術研究にてシリコンフォトニクスの実装基盤技術の開発に従事．超低消費電力型光エレクトロニクス実装システム技術開発プロジェクト，サブプロジェクトリーダ．