双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発

双方向電流モード多値回路技術に基づく超高速非同

期データ転送VLSIの開発

著者

羽生 貴弘

),'｢.L 十一 / ここニー＼ ･-●こ   ､ ､   -ヽヽ ヽ :七言舟 で-) ヽ･ ＼ヽ    ′

双方向電流モード多値回路技術に基づく

超高速非同期データ転送VLSIの開発

研究課題番号 15500029

平成15年度∼平成17年度科学研究費補助金(基盤研究(C))

研究成果報告書

平成18年3月

研究代表者 羽生貴弘

東北大学電気通信研究所

平成15年度∼平成17年度科学研究費補助金

(基盤研究(C))

研究成果報告

1.研究課題

双方向電流モード多値回路技術に基づく

超高速非同期データ転送VLSIの開発

研究課題番号  1 5500029

2.研究代表者

羽生貴弘  (東北大学電気通信研究所教授)

3.研究経費(すべて直接経費)

平成15年度  2,800千円

平成16年度   700千円

平成17年度   300千円

計  3,800千円

はしがき

近年における半導体の極限微細加工技術の進展に伴い,トランジスタなど能動素子のスイ ッチング遅延よりむしろ配線遅延が顕著となり, VLSIチップ全体の性能を決定する主因となっ こi ている｡このような配線遅延問題の影響は､クロック信号をVLSIチップ全面に同じタイミングで 配信しなければならない現在の同期式回路の実現において顕著となり,クロック周波数向上を 制限するに至っている･このような現在の同期式制御回路におけるクロック信号の分配問題を 解決する一手法として,クロック信号を用いない非同期式回路が知られている.非同期式回路 では,クロック信号に代わる制御情報をデータに重畳して取り扱う:例えば,データと制御信号 を効率的に重畳する符号化方式として｢2相2線方式｣がある･これは奇数相と偶数相の2相で, 0と1のデータを2ビットで表現する方法であり,奇数相で｢0｣ ｢1｣はそれぞれ(01) (10),偶数 相で｢0｣ ｢1｣はそれぞれ(00) (ll)と表現する･しかしながら,このように非同期式回路では, 1ビットのデータを2ビットで表現しなければならないため,実現する回路規模が一般に2倍以 上となり･これに伴う性能劣化が問題となっている･また非同期式回路では,クロック信号の代 わりに｢データの到来を確認｣する信号表現(リクエスト信号とアクノリッジ信号)を定義し,送受 信双方のモジュール間でハンドシェイク方式に基づいて情報を伝達する.しかしながらハンド シェイク方式では,リクエスト信号とアクノリッジ信号の情報交換という｢モジュール間で-往復 分データ転送｣が必要となってしまうため,同期式回路と比べて, 1個のデータ転送に伴う最悪 遅延時間が2倍になってしまうという欠点が生じてしまう. そこで本研究課題では,以上の問題点を解決するため,多値符号化に基づく新しい非同 期制御方式･並びにその効率的な回路実現方法について検討した.まず第一に,非同期デ ータ表現を多値符号化することで･多ビット情報を重畳させる方法を考案した.多レベル信号 を用いた多値データ表現では,ある値から別の値-遷移する際に｢他の値を横断｣してしまう ため･信号識別が困難であると考えられていた･本研究代表者らの研究グループでは, 2線式 多値符号表現において｢2線信号の線形和が一定値｣となるように符号化表現を定義すること で,奇数相と偶数相聞データ転送時に｢線形和が単調増加･単調減少｣することを初めて兄い 出した･この結果,任意の多値データを2線式符号で表現できることを初めて明らかにした.ま たハードウェア実現法に関しては,信号キャリアとして｢電流値｣を用いることで,モジュール間 非同期データ転送を大幅に簡略化する回路方式を考案した.すなわち双方向の電流信号を 活用すれば,送受信側の両方で同時に｢位相情報に対応する電流信号｣を送信し合うことが 可能となる･この2個の電流信号の和を送受信側の両方で検出すれば,リクエスト信号とアクノ リッジ信号を授受できる･この方式を活用することで,従来の非同期式回路でオーバーヘッド となっていたデータ転送の複雑化を大幅に軽減することに成功した. 従来まで,非同期データ転送のためのデータ表現法は, 0と1の2値信号を2ビットペアにし て表現する方法のみが提案されていた･この2線2値データ表現では, ｢1ビットの変化でデー

タの到来を判定｣するため,これを多値信号-拡張することができなかった.本研究代表者ら は, ｢2線の線形和でデータの到来を判定｣することで, 2値のみならず任意の多値符号化表 現-拡張できる方法を考案しており,これは日本発の全く新しい符号表現方法である.また, 非同期データ転送に際して通常用いられている｢ハンドシェイク方式｣では,送信側と受信側 の両方でデータの到来を確認してから次のデータ転送を実行していた.このため, 1個のデー タ転送をするために｢制御信号をモジュール間で-往復させる｣必要があった.本提案の双方 向電流モードデータ転送方式を活用すれば, 1回のデータ転送で送受信側双方にデータ転 送が可能となる.このような高速データ転送方式は世界初である. 以上,本研究の目的およ研究成果の位置付けを述べたが,以下では,本研究課題で明ら かにした研究成果の具体的内容について概説する:

(1 )2色1相2線符号を用いた非同期データ転送プロトコル

2色1相2線符号化に基づく非同期データ転送プロトコルの詳細について述べる.提案する 新しい転送プロトコルの概念を説明するために,送信側と受信側の間に色情報検出器(Color detector)なるものを仮想的に置いたモデルを考える.実際の回路実現では配線のみで等価 的にこのモデルの機能を実現しているため,ここでは｢仮想的｣と述べている.双方向同時制 御に基づく非同期データ転送プロトコルは,要求モード(Request mode)と応答モード (Acknowledge mode)からなる.要求モードでは,送信側は送信すべきデータとその色情報 を重畳させ, 2線符号Aとして色情報検出器-送る.ここで,色情報は要求信号の意味を持つ. 受信側は受け取りたいデータの色情報を要求信号として2線符号Bとして色情報検出器-送 る.このように双方から送りたいもしくは受け取りたいデータの要求を色情報として互いに送り 出す.応答モードでは,色情報検出器が送信側と受信側から送られてくる信号A, Bの色情報 が一致したか否かを判定し,その結果を2線符号Cとして送信側と受信側双方に送り返す. 送信側では2線符号Aの色情報と色情報検出器から応答信号Cの色情報が一致したとき,色 情報を変化させ次のデータを2線符号Aとして送出する.受信側では2線符号Bの色情報と色 情報検出器から応答信号Cの色情報が一致したとき,データを取り込み次のデータの要求と いう意味で色情報を変化させ, 2線符号Bを更新する.このように要求モードと応答モードを繰 り返すことによってデータ転送を行う.色情報検出器が互いの色情報の一致検出を行うことで, 非同期動作の依存関係を保つ役割を担っている. 【定義】 提案する2色1相2線符号は,送信側と受信側において別々に定義される.ここで2線符号を ベクトル表記で表す.送信側からはデータと色情報をまとめて色情報検出器に送る.送信側 においてR値論理における｢データ｣は以下のように定義する. (0,(R-1)) ⇔論理値"0" (1,(R-2)) ⇔論理値"1"

-2-((R･1),0) ⇔論理値"R-1 さらに,送信側において｢色情報｣は以下のように定義する. (0,0) ⇔奇数(ODD) (R･1,R-1) ⇔偶数(EVEN) 符号A(=(xT,Ⅹ■T))は,上で定義したデータと色情報の符号の成分の和で表される.一方,受 信側からは色情報のみが色情報検出器に送られる.受信側において｢色情報｣は以下のよう に定義する. (0,0) ⇔奇数(ODD) (1,1) ⇔偶数(EVEN) それが符号B(=(XR,Ⅹ-R))となる.ここで,符号C(=(X,Ⅹり)を符号AとBの成分の和で定義する. すなわち, (X,xT) = (xT+xR, X'T+X'R) と定義する.符号(Ⅹ,Ⅹ')は,和(Ⅹ+Ⅹ')を求めることにより簡単に双方の色情報が一致している状 態を検出できるようになっている.すなわち, ①送信側と受信側の双方の色情報が｢奇数｣ならば,和(Ⅹ+Ⅹりは最小値"R･1"となる. ②双方の色情報が｢偶数｣ならば,和(Ⅹ+Ⅹりは最大値"3R-1''となる. ③その他の場合,和(Ⅹ+Ⅹりば`Rイ'と"3R･1"の中間値をとる. このように,双方の色情報が変化するとき,和(Ⅹ+Ⅹ')ぱ`R-1"から" 3R･1''の間を単調に増 加,もしくは単調に減少する.したがって互いの色情報の遷移の際,他の符号に誤ることなく 正しい符号を識別できる.この符号では, 1サイクルの転送が (Ⅹ+Ⅹり=(R･1)から(Ⅹ+Ⅹり=(3R･ 1)に変化,またはその逆に変化して完了するので実質1相と 呼んでいる. [データ転送例】 2値論理の場合(R=2) ,送信側において｢データ｣は以下のようになる. (0,1) ⇔論理値"o'' (1,0) ⇔論理値"1" さらに,送信側において｢色情報｣は以下のようになる. (0,0) ⇔奇数(ODD) (1,1) ⇔偶数(EVEN) 符号A(=(XT, XtT ))は,上で定義したデータと色情報の成分の和であるから,例えばデータ の論理値が"0"で色情報が｢偶数｣であった場合(xT,Ⅹ-T) = (1,2)となる.一方,受信側にお いて｢色情報｣は送信側の色情報と同じになる.このとき,符号(X,Ⅹりの4つの有効状態とそれ に対応する符号割当は以下のようになる. (0, 1) ⇔奇数(ODD)で"0" (1,0) ⇔奇数(ODD)で"1"

(2, 3) ⇔偶数(EVEN)で"0" (3, 2) ⇔偶数(EVEN)で"1'' データの転送例として,連続したデーダ`001"を転送するときについて考える.まず最初に, 送信側からは色情報が｢奇数｣の論理値"0"が送られ(符号Aの色情報が｢奇数｣ ) ,受信側か らは色情報｢奇数｣だけが送られる(符号Bの色情報が｢奇数｣).このとき,符号(X,Ⅹりは(0,1) となり, (Ⅹ+Ⅹり=1となる(符号Cの色情報が｢奇数｣に変化).受信側は符号Cから色情報が｢奇 数｣であることをを検出した後,論理値"0"を取り込み,色情報を変化させる(符号Bの色情報 が｢偶数｣).しかし,送信側はまだ色情報が｢奇数｣のままである場合,符号(Ⅹ,Ⅹりは(1,2)と なり, Ⅹ+Ⅹ-=3となる.このとき,符号Cはそのまま色情報｢奇数｣を保持し,送信側から新しいデ ータが送られてくるまで待機する.続けて送信側が色情報を変化させ二新しい次のデータであ る論理値"o''を送り出す(符号Aの色情報が｢偶数｣ ).このとき互いの色情報が一致したので, (Ⅹ,Ⅹりは(2,3), (Ⅹ+Ⅹり=5となる(符号Cの色情報が｢偶数｣に変化).符号Cの色情報が｢偶 数｣に変化したことを双方がそれぞれ検出する.次のデータである論理値"1"も同様の手順で 転送する.この符号では(Ⅹ十Ⅹりが最小値"1"または最大値"5"であることの検出を,しきい値 1.5と4.5のしきい値演算により簡単に実現できる.

(2)電流モード多値回路技術に基づく回路実現

一般に,非同期データ転送のための制御回路は速度,消費電力,面積といった点でオー バー-ツドとなる.このような理由から制御回路を簡潔に構成することが重要である.以下では, 電流モード多値回路を用いた非同期データ転送のためのハードウェア構成について述べる. 【電流モードに基づく双方向データ転送] 電流モードを用いた多値双方向データ転送の原理を述べる.一本の配線で結ばれた両端 のモジュールPからⅩ,モジュールQからYという電流が流されたとき,電流を線形加算すること により(Ⅹ+Y)という電流値が得られる.この和(Ⅹ+Y)は両端で観測することができ, P側では和 (Ⅹ+Y)から自身の情報Ⅹを引くことによりQ側の情報Yが得られ,同様にQ側では和(Ⅹ+Y)から 自身の情報Yを引くことによりP側の情報Ⅹが得られる.多値レベルの電流値を一線上に重畳 させることにより,互いの情報を一度に同時に送り合うことができ,これを双方向データ転送と 呼ぶ･電流の分流を用いることで,双方向データ転送回路は簡単に構成できる. PとQからの 送信情報ⅩおよびYを,それぞれ電流源ⅠⅩ, IYで実現する.これらの電流源にそれぞれ抵抗 を直列に接続する.これらの抵抗をそれぞれRPおよびRQとする.電流源の出力端を互いに 結線接続し,モジュールPおよびQに流れる電流値を,それぞれIPおよびIQとする.このとき, IP = RQ･(Ⅹ+Y)/(RP+RQ), IQ = RP･(Ⅹ+Y)/(RP+RQ) となる.今, RP=RQとすると, IP = IQ = (Ⅹ+Y)/2 となる.このIP, IQをそれぞれ2倍にすることにより,線形加算した電流の合計値Ⅹ+Yを両端で

14-読み取る･ここでモジュールPを送信側に,モジュールQを受信側と割り当てる.送信側から 送られる符号Aを電流値Ⅹ,受信側から送られる符号Bを電流値Yと割り当てると,電流値の線 形加算和(Ⅹ+Y)が色情報判定器の符号Cに相当することになる.従って,提案の非同期デ ータ転送プロトコルは色情報検出器を必要とせず実質配線のみで実現することができる. 【インタフェースの構成】 電流モード多値回路の基本構成要素を組み合わせて用いることにより,提案する非同期イ ンタフェースを実現する.インタフェースは送信側と受信側はそれぞれEC (Encoder) , SSD

(Signal State Detector) , BCC (Binary Combinational Circuit)から成り,受信側にはさ

らにDC(Decoder)がある構成である. ECの機能は2色1相2線符号に対応した2線の電流信 号を生成することである.送信側のECでは, 2値CMOSモジュールからの1ビットの電圧信号 が, 2色1相2線符号の論理値を表す電流の2線相補信号に変換される.さらに色情報が｢偶 数｣のとき,制御信号ccは高レベルとなり,その結果, 2線出力電流(Ic,Ⅰ-C)が(Id,Ⅰ･d)と加算 され,最終的に2線符号(xT,Ⅹ-T)が生成される.受信側のECでも同様に,色情報が｢偶数｣の とき,制御信号ccは高レベルとなり,その結果, 2線符号(XR,X.a)が生成される. SSDの機 能は双方の色情報が｢奇数｣もしくは｢偶数｣で一致しているかどうかを検出することである. SSDの入力である分流された2線信号(Ⅹ2, Ⅹ■2)はnMOSカレントミラー回路で2倍にされて元 信号(Ⅹ,Ⅹ')に復元され,さらに線形加算によって(Ⅹ+Ⅹ')を得る.もし, (Ⅹ+Ⅹ.)が1.5よりも′j痩けれ ば,しきい演算の結果(Vstl,Vst2)は(0,0)となる.もし, (Ⅹ+Ⅹりが4.5よりも大きければ, (Vstl,VSt2)は(1,1)となる. (Vstl,Vst2)はMullerのC素子の入力となる.ここで, C素子とは 状態保持素子である.両方の入力が0なら出力は0に1なら1に変化するが,それ以外の組合 せの入力では出力は前の値を保持する素子である. C素子の出力がSSDの出力SSである.も し(Vstl,Vst2)が(0,0)ならばSSは低レベルとなり,それは双方の色情報が｢奇数｣で揃ったこと を意味する･また,もし(Vstl,Vst2)が(1,1)ならばSSは高レベルとなり,それは双方の色情報 が｢偶数｣で揃ったことを意味する.その他の(Vstl,Vst2)の組合せのときは, SSは前の値を 保持する･結果として, SSは色情報｢奇数｣もしくは｢偶数｣を表す. BCCの機能は提案するイ ンタフェースと2値CMOSモジュールとの整合を取ることである.制御には4種類の信号SS, cc,Trigger, Readyが用いられる.Triggerはインタフェースから2値CMOSモジュールへデ ータ転送の完了を伝える信号で, Readyは2値CMOSモジュールが次のデータを送る準備が できた,もしくは受け取る準備ができたことをインタフェース-伝える信号である. 【評価】 提案手法の有効性を確かめるために提案方式について, 1色4相2線符号に基づく非同期 データ転送プロトコルを2値CMOS回路で実現したものと, 2色2相2線符号に基づく非同期 データ転送プロトコルを多値電流モード回路で実現したものとで比較を行った.提案するプロ トコルでは1回のデータ転送に必要なステップ数は実質1となる.配線数は信号の重畳の効 果で2本に削減できる.サイクルタイムは1.59【nS】となり,同一消費電力の下,従来の方式と 比べて約1･5倍高速化するという結果が得られた.ステップ数の削減ほど実際の配線遅延が

小さくならないのは,実現回路形式が異なることと消費電力一定条件下での評価を行っている ことによる配線駆動能力の差が原因である.これは配線の駆動によって消費される電力の比 較を見てもわかる.配線遅延は,駆動能力が変わらなければ配線長の2乗に比例する･したが って配線が長くなるほど,サイクルタイムにおける配線遅延の占める割合が増し配線遅延の削 減効果が大きくなる.さらに配線を駆動する消費電力はそのまま配線長に比例する･消費電 力を一定とするなら,配線が長くなるほど提案回路の配線駆動能力を相対的に上げることがで きるので,配線遅延の削減割合がよりステップ数の削減割合に近くなる･付加回路の遅延は 電流による比較回路の遅延が大きいことから1.14[nS]にとどまったが,ここでも並行動作の効 果によって従来回路よりは小さな値となった･これらのことから,面積ではペナルティがあるもの の,配線に伴うボトルネックが大きくなるほど提案手法の効果が大きくなると考えられる･

研究組織

研究代表者

羽生貴弘(東北大学電気通信研究所･教授)

研究分担者

望月 明(東北大学電気通信研究所･助手)

研究経費

平成15年度  2,800 千円 平成16年度   700 千円 平成17年度   300 千円 計  3,800 千円

-6-研究発表

(1) 学会誌等

･ T. Hanyu, T. Takahashi and M. Kameyama,

.'Bidirectional Data Transfer Based Asynchronous VLSI System Using

Multiple-Valued Current･Mode Logic,''

Proc. 33rd IEEE International Symposium on Multiple･Valued Logic, 33, 99/104,

May2003.

･ T. Hanyu, A. Mochizuki, and M. Kameyama, ''Multiple-Valued Dynamic Source･Coupled LogiC1.,

Proc. 33rd IEEE International Symposium on Multiple･Valued Logic, 33, 207/212, May 2003.

･ A. Mochizuki and T. Hanyu,

-'Low･Power Multiple･Valued Current･Mode Logic Using Substrate Bias

Control,‖

IEICE Trams. on Electronics, Vol.E87･C, No.4, pp.582･588, April 2004.

･高橋知宏,羽生貴弘,亀山充隆,

‖双方向同時制御に基づく非同期データ転送方式とそのⅥ.SI実現,"

電子情報通信学会論文誌C, Vol.J87･C, No.5, pp.459･468, May 2004.

･ T. Taknhashi and T. Hanyu,

"Multiple-Valued Multiple-Rail Encoding Scheme for LowIPowerAsynchronous

Communication, 'I

Proc. 34th IEEE International Symposium on Multiple･Valued Logic, pp.20･25, May 2004.

･ A. Mochizuki, T. Takeuchi and T. Hanyu,

HIntra･Chip Address-Presetting Data･Transfer Scheme Using FourValued

Encoding,''

Proc. 34th IEEE International Symposium on Multiple･Valued Logic,

pp.192･197, May 2004.

･ A. Mochizuki, D. Nishinohara and T. Hanyu,

"Low･Power Pipelined VLSI System Using a Power-Supply･Controlled CMOS

Pass･Gate Network and Its Application,'t ITC･CSCC2004, 6CIL･5/1･4, July 2004.

A. Mochizuki, D. Nishinohara and T. Hanyu,

･Low_Power Motion-Vector Detection VLSI Processor Based on Pass-Gate Logic

withDynamic Supply-Voltage/Clock- Frequency Scaling;'

IEICETrans. on Electronics, Vol.E87-C, No.ll, pp.1876-1883, 2004･

A. Mochizuki, T. Takeuchi and T. Hanyu,

"Dynamically Function･Programmable Bus Architecture for High-Throughput

Intra･Chip DataTransfer,"

IEICE Tlans. on Electronics, Vol.E87-C, No.ll, pp.1915-1922, 2004･

T. Takahashi, N. Onizawa and T. Hanyu,

"Differential Operation Oriented Multiple-Valued Encoding and Circuit

Realization for Asynchronous DataTransfer,"

IEICE Ttans. on Electronics, Vbl.E87-C, No.ll, pp. 1928/1934, Nov･ 2004･

N. Onizawa, A. Mochizuki, T. Hanyu and V. C. Gaudet,

"Multiple-Valued DuplexAsynchronous DataTransfer Scheme for

lnterleaving in LDPC Decoders,一一

proc. 35th IEEE International Symposium on Multiple-Valued Logic,

pp. 138-143, May 2005･

A. Mochizuki and T. Hanyu,

Ilo.2V-Swing Multiple･Valued Differential-Pair Circuit and Its Application to

Arithmetic VLSI, ‖

14thInternational Workshop on Post-Binary ULSI Systems, pp･35-41, May

2005.

･ A. Mochizuki and T. Hanyu,

HA 1.88ns 54Ⅹ54-bit Multiplier in O･18｢｣m CMOS Based on Multiple-Valued

Differential-Pair Circuitry, ll

2005 Symposium on VLSI Circuits, Digest of Technical Papers, 17-3,

pp.264-267, June 2005･

･ A. Mochizuki, T. Hanyu andM. Kameyama,

･･Design of a Low-Power Multiple-Valued Integrated Circuit Based on Dynamic

Source･ Coupled Logic,"

Joumal of Multiple-Valued Logic and Soft Computing, Vol･11, No･5-6,

pp.481･498, 2005･

･ T. Takahashi and T. Hanyu,

-8-"Control Signal Multiplexing BasedAsynchronous DataTransfer Scheme Using

Multiple･Valued Bidirectional Current-Mode Circuits, ■■

Journal of Multiple-Valued Logic and Soft Computing, ャol.ll, No.5-6,

pp.499-518, 2005. (2) 口頭発表 ･佐藤宏則,望月明,羽生貴弘 "ソースカップルドロジックに基づく高性能多値集積回路の構成", 平成15年電気関係学会東北支部連合大会講演論文集, 2G3, p.245, 2003年8月. ･竹内崇,望月明,羽生貴弘, -1パケット形式に基づくチップ内データ転送方式," 平成15年電気関係学会東北支部連合大会講演論文集, 2G5, p.247, 2003年8月. ･望月明,羽生貴弘, "差動対ツリー構造に基づく多値論理回路網の系統的設計," 多値論理研究会, 26, 6, 6-1/6-6, 2003年9月. ･望月明,佐藤宏則,羽生貴弘, ‖信号･しきい値多重化に基づく高性能電流モード多値回路の構成日, 多値論理とその応用研究会技術研究報告, MVL･04, 1, pp.99-105, 2004年1月. ･竹内崇,望月明,羽生貴弘, ‖自律分散制御に基づくチップ内高速データ転送方式,‖ 電子情報通信学会技術報告, ICD2003-221, pp.33-37, 2004年2月. ･高橋知宏,羽生貴弘, ‖電流モード制御信号多重化に基づく高速非同期データ転送LSIの試作," 電子情報通信学会2004年総合大会講演論文集, SC-ll-12, pp.S-73-S-74, 2004年3月. ･望月明,羽生貴弘, -'基板バイアス制御に基づく低電力多値集積回路の構成,‖ 電子情報通信学会2004年総合大会講演論文集, SC-ll-ll, pp.S-71-S-72, 2004年3月. ･北村健,望月明,羽生貴弘, ●●多値ダイナミック差動論理に基づく高速低電力ALUの構成,一一 平成16年電気関係学会東北支部連合大会講演論文集, 2E6, p.181, 2004年8月.

･鬼沢直哉,羽生貴弘, ■-多値非同期データ転送技術に基づくチップ内高速相互結合網の構成,一一 平成16年電気関係学会東北支部連合大会講演論文集, 2E7, p.182, 2004年8月. ･望月明,羽生貴弘, ■-多値2線差動論理に基づく高性能算術演算VLSI,I. 多値論理研究ノート,Vol.27, pp.5･1-5-6, 2004年9月. ･高橋知宏,羽生貴弘, ■-電流信号多重化に基づく非同期データ転送LSIの実現," 多値論理顧究ノート, Ⅶ1.27, pp.12･1-12-8, 2004年9月. ･鬼沢直哉,高橋知宏,羽生貴弘, -'多値電流トドNull Conventionロシ○ックに基づくコンハ○クト非同期算術演算回路の構成日, 多値論理とその応用研究会技術研究報告, MVL･05, 1, pp.61･66, 2005年1月. ･望月明,自演弘勝,羽生貴弘, ■'多値差動ロジックに基づく高性能部分積生成回路の構成," 電子情報通信学会2005年総合大会講演論文集, C･12･11, 2005年3月. ･ 自演弘勝,望月明,羽生貴弘, "多値差動ロジックに基づく高性能4値フリップフロップの構成,‖ 平成17年電気関係学会東北支部連合大会講演論文集, 1111,p.319, 2005年8月. ･望月明,羽生貴弘, 一一電流モード多値回路技術の展望,ll 多値論理研究ノート, γol.28, pp.1･1-1･8, 2005年9月. ･鬼沢直哉,羽生貴弘,

.-2線式電流モードNull Convention LogiCに基づくDelay･Insensitive非同期VLSI

の構成と評価,'■多値論理研究ノート, Vbl.28, No.5, pp.5･1-5･6, 2005年9月.

TOUR ： Tohoku University Repository コメント・シート 本報告書収録の学術雑誌等発表論文は本ファイルに登録しておりません。なお、このうち東北大学 在籍の研究者の論文で、かつ、出版社等から著作権の許諾が得られた論文は、個別にTOUR に登録 しております。 TOUR http://ir.library.tohoku.ac.jp/