NI sbRIO-9605/9606/9623/9626/9633/9636 OEM 操作手順と仕様 - National Instruments

(1)

OEM

操作手順および仕様

NI sbRIO-9605/9606

および

NI sbRIO-9623/9626/9633/9636

Single-Board RIO OEM

デバイス

このドキュメントには、

_{NI sbRIO-9605}

、

_sbRIO-9606

、

_sbRIO-9623

、

sbRIO-9626

、

_sbRIO-9633

、および

_sbRIO-9636

の外形寸法、ピン配列、

接続情報、仕様が記載されています。

NI sbRIO

デバイスには、複数の構成オプションがあります。機能が特定のモデルのみに付属する場合、そのセクションのはじめにその機能をサポートするモデルを一覧表示します。図 1 NI sbRIO-9636 注意

_{NI sbRIO}

デバイスは、使用する前に適切な筺体内に取り付ける必要があります。危険電圧が存在する可能性があります。注意ナショナルインスツルメンツでは、

_{NI sbRIO}

デバイスに対して、製品の安全性、電磁両立性（

_EMC

）、

_CE

マークへの準拠を宣言するものではありません。製品の最終サプライヤがすべての準拠規定に対する適合責任を負うものとします。注意

_{NI sbRIO}

デバイスは、注意して筺体の中に配置してください。補助冷却を使用してローカルの周囲温度を

_{NI sbRIO}

デバイスの最大定格以下に保つ必要がある

(2)

注意このドキュメントに記載されている以外の方法で、

_{NI sbRIO}

デバイスを操作しないでください。製品の使用を誤ると危険です。また、破損した製品を使用した場合には、従来の安全性を保証することはできません。製品が破損している場合は、ナショナルインスツルメンツまでお問い合わせください。

使用を開始する前に

このセクションでは、

_{NI sbRIO}

デバイスのプログラミングに必要なソフトウェアとハードウェアが記載されています。

ソフトウェア要件

開発用コンピュータに次のソフトウェアがインストールされている必要があります。ソフトウェアバージョンの互換性についてはni.com/infoで

Info Code

に「jpd5zi」と入力して内容を確認してください。

❑

LabVIEW 2011.1

以降

❑

LabVIEW Real-Time

モジュール

_2011.1

以降

❑

LabVIEW FPGA

モジュール

_2011.1

以降

❑

NI-RIO 4.1

以降

ハードウェア要件

NI sbRIO

デバイスを使用するには次のハードウェアが必要です。

❑

NI sbRIO

デバイス

❑

9

～

_{30 VDC}

電源

❑

電源プラグアセンブリ

❑

イーサネットケーブル

(3)

図

₂

は、

_{NI sbRIO}

デバイス上の機能の配置を示します。使用できる機能はデバイスモデルによって異なります。表

₁

またはマニュアルを参照して、お持ちのモデルで使用できる機能を確認してください。図 2 NI sbRIOデバイス上のすべてのコンポーネント 1 W502、_RS-485（_COM3） 2 W503、_RS-232（_COM２） 3 J504、SDHC 4 J506、電源コネクタ 5 シャーシの接地ブラケット 6 J507,USBホストポート 7 W500、_CAN（_CAN0） 8 J505、_RJ-45イーサネットポート 9 W501、RS-232シリアル（COM1） 10 リセットスイッチ 11 LED 12 J502、_DIO 13 J503、_MIO 14 シャーシグランドに接続された取り付け穴 15 FPGA 16 NANDフラッシュ 17 プロセッサ 18 DDRメモリ 19 J1、_RIOメザニンカードコネクタ 5 4 6 7 8 9 10 11 14 16 15 17 19 14 ୍ḟ㠃 ஧ḟ㠃 3 1 2 12 13 18 18

(4)

NI sbRIO

デバイス機能の概要

表

₁

は、各

_{NI sbRIO}

デバイスに搭載されている

_I/O

およびその他のコンポーネントを示しています。メモ

_RMC

コネクタ付きのデバイスでは、コネクタ上にある

₉₆

の追加

_{FPGA DIO}

ラインを使用できます。表

₂

は、

_{NI sbRIO}

デバイス上のコネクタ、および各コネクタの製品番号と製造元を示しています。これらのコネクタの仕様および組み合わせについては製造元に問い合わせてください。表 1 NI sbRIOデバイスで使用できる_I/Oおよびその他のコンポーネント NI sbRlO デバイスメモリ RAM RS-232 RS-485 _CA N USB SDHC FPGA DIO AI AO RMC sbRIO-9605 256 MB 128 MB 1 — — — — LX25 — — — 1 sbRIO-9606 512 MB 256 MB 1 — 1 1 — LX45 — — — 1 sbRIO-9623 256 MB 128 MB 2 1 — — — LX25 4 16チャンネル-12 ビット 4チャンネル-12 ビット 1 sbRIO-9626 512 MB 256 MB 2 1 1 1 1 LX45 4 16チャンネル-16 ビット 4チャンネル-16 ビット 1 sbRIO-9633 256 MB 128 MB 2 1 1 1 1 LX25 28 16チャンネル-12 ビット 4チャンネル-12 ビット — sbRIO-9636 512 MB 256 MB 2 1 1 1 1 LX45 28 16チャンネル-16 ビット 4チャンネル-16 ビット — 表 2 NI sbRIOコネクタの説明コネクタ説明製造元、製品番号推奨されているメイトコネクタ NIソリューション電源 ₂ピン、ミニフィット_JR、

H = 0.411 in. 46999-0144Molex、 Molexw/ 0457501211、50-36-1673 NI、電源プラグアセンブリ

152834-01 RS-232/485/ CAN IDC ヘッダ 10ピン、_{0.100 in. CT}、保護スリーブ付き、_{H = 0.370 in.} Samtec 、 TST-105-01-L-D Tyco、1658622-1 NIピン、10_D-SUBピン、-9 153158-10 50ピン_IDC ヘッダ 50 ピン、_{2 mm. CT}、保護スリーブ付き、_{H = 0.155 in.} Samtec 、 STMM-125-02-L-D Tyco、2-111626-3 NI、ケーブル、50ピンリボン 154041-12 RMCコネクタ ₂₄₀ピン、₄₀× 6、高密度開放ピンフィールド_SEARAY Samtec 、

(5)

メモ

_{Samtec SEAM}

コネクタには異なる高さのものがあり、製品番号例の

SEAM-40-XX.X-S-06-2

で

_XX.X

の部分がミリメートル（

_mm

）で表した高さになります。

_RMC

コネクタに結合するメイトコネクタの高さは、必要なスペーサによって決定します。コネクタ製造元の

_Samtec

では、スペーサの高さが

_RMC

とメイトコネクタの高さを合わせた値より

_{0.15 mm}

高い必要があります。そのため、必要なスペーサの高さを決定するためにコネクタの高さに

_{0.15 mm}

追加する必要があります。たとえば、

_{SEAM-40-03.0-S-06-2}

コネクタと

_RMC

コネクタ（

_{SEAF-40-06.5-S-06-2}

）を結合する場合、必要なスペーサの高さは

_{3.0 mm +}

6.5 mm + 0.15 mm = 9.65 mm

になります。この高さのスペーサは

NI SEAF-40-06.5-S-06-2

）または

_Samtec

（

_{SO-0965-03-02-L-N}

）で購入できま

す。異なる高さおよびオプションについては

_Samtec

社にお問い合わせくださ

い。

_RMC

とメイトコネクタを合わせた最大の高さとコンポーネント間に必要な

(6)

外形寸法

このセクションでは、

_{NI sbRIO}

デバイスの寸法図を表示します。三次元モデルについては、ni.comで

NI sbRIO

製品ページのマニュアル、関連情報を参照してください。図

₃

は、

_{NI sbRIO}

デバイスの一次面の寸法を示しています。図 3 NI sbRIO-9605/9606 一次面寸法（mm）、括弧内はインチ 1 フロントパネルの背面 0 (.000) 0.64 (.025) 0 (.000) FPGA NAND䊐䊤䉾䉲䊠䊒䊨䉶䉾䉰 20.63(.812) 䊏䊮1 17.17 (.676) 18.13 (.714) 䊏䊮2 49.97 (1.967) 69.96 (2.754) 74.24 (2.923) 30.81 (1.213) 52.91 (2.083) 61.82 (2.434) 69.47 (2.735) 䊏䊮1 䊏䊮2 77.59 (3.055) 7.31 (.288) 59.18 (2.330) DDR䊜䊝䊥 DDR䊜䊝䊥 1

(7)

図

₄

は、

_{NI sbRIO}

デバイスの二次面の寸法を示しています。図 4 NI sbRIO-9605/9606 二次面寸法（mm）、括弧内はインチ 1 M3スペーサ（4.5 mm 六角）または4-40スペーサ（3/16-in. 六角）用穴および間隔 4x Ø 3.18 (.125) 0 (.000) 26.67 (1.050) 3.2 (.126) 䊏䊮1 96.74 (3.809) 98.4 (3.874) 40.03 (1.576) 76.84 (3.025) 1 73.63 (2.899) 96.52 (3.800) 0 (.000) 71.72 (2.824) 102.87 (4.050)

(8)

図

₅

は、

_{NI sbRIO}

デバイスの一次面の寸法を示しています。図 5 NI sbRIO-9623/9633/9626/9636 一次面寸法（mm）、括弧内はインチ 1 フロントパネルの背面 0 (0.000) 139.07 (5.475) 149.86 (5.900) 0 (0.000) 䝢䞁1 17.17 (0.676) 18.13 (0.714) 䝢䞁2 NAND䝣䝷䝑䝅䝳 49.96 (1.967) 59.18 (2.330) DDR䝯䝰䝸 69.95 (2.754) 74.24 (2.923) 77.60 (3.055) 䝥䝻䝉䝑䝃 84.51 (3.327) 17.12 (0.674) 0.64 (0.025) 䝢䞁1 䝢䞁2 䝢䞁2 䝢䞁1 䝢䞁1 䝢䞁2 142.43 (5.607) 61.82 (2.434) FPGA 52.91 (2.083) 30.81 (1.213) 7.32 (0.288) 20.63 (0.812) 69.47 (2.735) 䝢䞁2 䝢䞁1 150.73 (5.934) 䝢䞁1 䝢䞁2 1

(9)

図

₆

は、

_{NI sbRIO}

デバイスの二次面の寸法を示しています。図 6 NI sbRIO-9623/9633/9626/9636 二次面寸法（mm）、括弧内はインチ 1 M3スペーサ（_{4.5 mm}六角）または_4-40スペーサ（_3/16-in.六角）用穴および間隔 3.20 (0.126) 40.03 (1.576) 76.84 (3.025) 150.47 (5.924) 䝢䞁1 0 (0.000) 26.67 (1.050) 3.18 (0.125) 6x Ø 96.75 (3.809) 98.40 (3.874) 102.87 (4.050) 0 (0.000) 153.67 (6.050) 1

(10)

図

₇

は、

_{NI sbRIO}

デバイスの前面の寸法を示しています。図 7 NI sbRIO-9605/9606 全面寸法（mm）、括弧内はインチ図

₈

は、

_{NI sbRIO}

デバイスの前面の寸法を示しています。 8 NI sbRIO-9623/9633/9626/9636 mm 1 電源メイトコネクタ上のラッチに必要な最小間隔 2 RIOメザニンカードコンポーネントに必要な最小間隔 3 4-40ネジ山、_{0.41 N · m}（_{3.6 lb · in.}）トルク（最大） 1 電源メイトコネクタ上のラッチに必要な最小間隔 2 RIOメザニンカードコンポーネントに必要な最小間隔 3 4-40ネジ山、0.41 N · m（3.6 lb · in.）トルク（最大） 0 (.000) Ø 3 (.118) 18.16 (.715) 16 (.630) 6.16 (.242) 0 (.000) 2.16 (.085) 5.34 (.210) 2.54 (.100) 5.08 (.200) 7.62 (.300) 10.16 (.400) 33.8 (1.331) 49.93 (1.966) 57.51 (2.264) 70.01 (2.756) 89.81 (3.536) 95.21 (3.748) 8.76 (.345) 3.66 (.144) 6.32 (.249) 6.15 (.242) 19.48 (.767) 76.84 (3.025) 4x Ø 2.8 (.071) 1 2 3 18.16 (0.715) 6.15 (0.242) 2.56 (0.101) 3.66 (0.144) 4.66 (0.183) 8.76 (0.345) 5.33 (0.210) 2.16 (0.085) 6.32 (0.249) 6.15 (0.242) 16.00 (0.630) Ø 3.00 (0.118) 0 (0.000) 19.48 (0.767) 76.84 (0.025) 127.47 (5.018) 103.47 (4.074) 95.21 (3.748) 89.81 (3.536) 70.01 (2.756) 57.51 (2.264) 50.05 (1.971) 33.93 (1.336) 10.16 (0.400) 7.62 (0.300) 5.08 (0.200) 2.54 (0.100) 1.80 (0.71) 4x Ø 0.00 (0.000) 3 1 2

(11)

メモ詳しい外形寸法図を含む

_{NI sbRIO}

デバイスの外形寸法に関する詳細は、 ni.com/dimensions（英語）を参照してください。

コンポーネントの最大高さ

NI sbRIO

デバイスの一次面は電源およびイーサネットコネクタが搭載されている

_PCB

の上面です。二次面は底面です。図

₉

～

₁₂

は、一次面と二次面の異なる部分にあるコンポーネントの最大高さを示しています。メモコンポーネントの最大高さに加えて、隣接する

_PCB

と表面間の最小間隔に注意する必要があります。一次面の表面から

_{19.05 mm}

（

_{0.75 in.}

）、二次面の表面から

_{7.62 mm}

（

_{0.300 in.}

）必要です。図 9 NI sbRIO-9605/9606 一次面のコンポーネント最大高さ（_mm）䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 4.06 (0.160) 䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥㻌= 17.27 (0.680) 31.75 (1.250)

(12)

図 10 NI sbRIO-9623/9633/9626/9636 一次面のコンポーネント最大高₁ （mm）、括弧内はインチ䉮䊮䊘䊷䊈䊮䊃䈱ᦨᄢ㜞䈘= 4.06 (0.160) 䉮䊮䊘䊷䊈䊮䊃䈱 ᦨᄢ㜞䈘 = 9.53 (0.375) 䉮䊮䊘䊷䊈䊮䊃䈱ᦨᄢ㜞䈘 = 17.27 (0.680) 31.75 (1.250) 96.52 (3.8)

(13)

図 11 NI sbRIO-9605/9606 二次面のコンポーネント最大高さ（mm）、括弧内はインチ䝁䞁䝫䞊䝛䞁䝖䛾 ᭱኱㧗䛥 = 6.15 (0.242) 䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 7.62 (0.300) 60.96 (2.400) 11.43 (.450) 10.16 (.400)

(14)

図 12 NI sbRIO-9623/9633/9626/9636 二次面のコンポーネント最大高（mm）、括弧内はインチ

NI sbRIO

デバイスを取り付ける

次のセクションでは、

_RIO

メザニンカードの

_{NI sbRIO}

デバイスへの取り付け方および結合方法を説明します。䝁䞁䝫䞊䝛䞁䝖䛾 ᭱኱㧗䛥 = 6.15 (0.242) 䝁䞁䝫䞊䝛䞁䝖䛾᭱኱㧗䛥 = 7.62 (0.300) 60.96 (2.400) 11.43 (.450) 10.16 (.400)

(15)

NI sbRIO

デバイスを取り付ける

図 13 NI sbRIOデバイスの取り付け手順メモ

_{NI sbRIO}

デバイス上の取り付け穴は

_M3

または

_4-40

の留め具および最大直径

4.5 mm

（

_{3/16 in.}

）までのスペーサまたは突起部品に合うよう設計されています。注意

_RMC

コネクタ付きの

_{NI sbRIO}

デバイスを取り付ける場合は

_{7.62 mm}

（

_{0.300 in}

）、

_RMC

コネクタなしの

_{NI sbRIO}

デバイスを取り付ける場合は

6.15 mm

（

_{0.242 in.}

）の最小間隔を保持する必要があります。 1 M3または4-40スペーサ（含まれていない） 2 取り付けボード（含まれていない） 1 2

(16)

NI sbRIO

デバイスを

RIO

メザニンカードに結合する

このセクションは、次の

_{NI sbRIO}

デバイスのみに適用されます。図 14 NI sbRIOデバイスの結合手順

• NI sbRIO-9605

• NI sbRIO-9623

• NI sbRIO-9606

• NI sbRIO-9626

1 M3または_4-40スペーサ（含まれていない） 2 RIOメザニンカード（_RMC）コネクタ 3 サンプル_RMC（含まれていない） 4 取り付けボード（含まれていない） 1 2 3 4

(17)

グラント接続を理解する

フロント

_I/O

コネクタシールド、シャーシグランドブラケット、およびフロント

_I/O

近くの取り付けネジは、内部でひとつに接続されてシャーシグランドを形成します。シャーシグランドは電源コネクタ付近のデジタルグランドへ容量性カプリングされています。

_ESD

を最小限に抑えるには、取り付けネジまたはシャーシグランドブラケットのシャーシグランドを低インダクタンスのアースに接続します。

NI sbRIO

デバイスを外部デバイスに接続する場合、浮遊グランド電流がデバイスを帰還パスとして使用していないことを確認してください。顕著な浮遊電流が

_{NI sbRIO}

デバイスに流れると、デバイスが破損する場合があります。

NI sbRIO

デバイスの接地が正しく行われていることを検証するには、電源コネクタに流れ込む電流と電源コネクタから流れ出る電流が同じであることを確認します。これらの電流は、エンドシステムを組み立てた後で電流プローブを使用して測定します。電流の相違を調査し、解決します。

コネクタのピン配列

次の図は、

_{NI sbRIO}

デバイスの

_I/O

コネクタのピン配列を示します。

電源コネクタ

図 15 電源コネクタのピン配列 V C 2 1 䝢䞁1

(18)

RS-232/CAN

コネクタ

図 16 シリアルおよびCANコネクタのピン配列 CAN0_L NC V– (GND) NC SHIELD NC SHIELD CAN0_H V– (GND) NC 10 9 8 7 6 5 4 3 2 1 䝢䞁1 RXD DTR DSR CTS SHIELD DCD GND RTS TXD RI 10 9 8 7 5 6 4 3 2 1 䝢䞁1 NC RXD+ NC TXD+ SHIELD GND RXD– NC NC TXD– 10 9 8 7 6 5 4 3 2 1 RXD DTR DSR CTS SHIELD DCD GND RTS TXD RI 10 9 8 7 5 6 4 3 2 1 W500, CAN 0 W501, RS-232 (COM1) W502, RS-485 (COM3) W503, RS-232 (COM2) 䝢䞁1 䝢䞁1 J503 J502 W502 W503 W500 W501

(19)

J503/DIO

コネクタ

図 17 DIOおよびMIOコネクタのピン配列 D GND D GND D GND D GND AO GND AO GND AO GND AO GND AO GND AO GND AO GND AO GND AI GND AI15 AI14 AI GND AI13 AI12 AI GND AI11 AI10 AI GND AI9 AI8 AI GND +5V D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND D GND +5V DIO26 DIO25 DIO23 DIO22 DIO21 DIO20 DIO27 DIO24 DIO19 DIO18 DIO17 DIO16 DIO15 DIO14 DIO13 DIO12 DIO11 DIO10 DIO9 DIO8 DIO7 DIO6 DIO5 DIO4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 DIO3 DIO1 DIO0 NC NC NC AO3 DIO2 NC AO2 AO1 AO0 AI GND AI7 AI GND AI6 AI5 AI GND AI4 AI3 AI GND AI2 AI1 AI GND AI0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 䝢䞁1 J502, DIO J503, MIO J503 J502

(20)

RIO

メザニンカードコネクタ

_{NI sbRIO}

デバイスのみに適用されます。

RIO

メザニンカードコネクタは、

_{96 FPGA I/O}

チャンネルおよび将来使

用するために確保されているピンへ接続するために使用されます。次のページの表は、

_RIO

メザニンカードコネクタのピン配列をピン番号とその機能と共に記載しています。メモシリアル、

_CAN

、

_USB

、イーサネットなどのプロセッサの追加機能に興味がおありの場合は、ナショナルインスツルメンツの担当者へカスタム設計についてお問い合わせください。これは非反復エンジニアリング費用（

_NRE

）の対象になります。メモ

_RIO

メザニンカード上の予約済みおよび未使用のラインは未接続のままにしておきます。このマニュアルの今後発行されるバージョンではこの定義が変更される可能性があります。

メモ

_{National Instruments}

では将来の互換性を考慮してまず

_DIO0

～

_DIO63

のピ

ンを使用するよう推奨しています。

_DIO64

～

_DIO95

のピンは、将来の製品から削除される可能性があります。注意

_RMC

はホットスワップには対応していません。接続、接続解除を行う前に電源を切断してください。

• NI sbRIO-9605

• NI sbRIO-9623

• NI sbRIO-9605

• NI sbRIO-9626

(21)

図 18 サンプルRIOメザニンカード上のRMCコネクタの場所と寸法 98.40 (3.000) 96.75 (3.809) 3.20 (0.126) 40.03 (1.576) 䝢䞁1 0 (.000) 0 (.000)

(22)

表 3 RIOメザニンカードコネクタのピン配列 1-予約済み 2-予約済み 3-予約済み 4-予約済み 5-予約済み 6-予約済み 7-予約済み 8-予約済み 9-予約済み 10-予約済み 11-予約済み 12-予約済み 13-予約済み 14-予約済み 15-予約済み 16-予約済み 17-GND 18-予約済み 19-予約済み _20-予約済み _21-予約済み _22-予約済み 23-GND _24-予約済み 25-予約済み _26-予約済み _27-予約済み _28-予約済み 29-USB_D+ 30-GND 31-予約済み 32-予約済み 33-予約済み 34-予約済み 35-USB_D- 36-GND 37-予約済み 38-RST# 39-予約済み 40-予約済み 41-GND 42-予約済み 43-予約済み 44-予約済み 45-予約済み 46-予約済み 47-GND 48-予約済み 49-予約済み 50-予約済み 51-予約済み 52-予約済み 53-予約済み 54 - 5V 55-予約済み 56-予約済み 57-予約済み 58-予約済み 59-予約済み 60 - 5V 61-予約済み 62-予約済み 63-予約済み 64-予約済み 65-予約済み 66 - 5V 67-予約済み 68-予約済み 69-予約済み 70-予約済み 71-予約済み 72 - 5V 73-予約済み 74-予約済み 75-予約済み 76-予約済み 77-予約済み 78-GND 79-予約済み 80-予約済み 81-予約済み 82-予約済み 83-GND 84-予約済み 85-予約済み 86-予約済み 87-予約済み 88-GND 89-DIO47 90-DIO15

91-予約済み 92-DIO63 93-GND 94-DIO79 95-DIO46 96-GND

97-DIO95 98-GND 99-DIO31 100-DIO78 101-GND 102-DIO14 103-GND 104-DIO62 105-DIO30 106-GND 107-DIO45 108-DIO13 109-DIO94 110-DIO61 111-GND 112-DIO77 113-DIO44 114-GND 115-DIO93 116-GND 117-DIO29 118-DIO76 119-GND 120-DIO12 121-GND 122-DIO60 123-DIO28 124-GND 125-DIO43 126-DIO11 127-DIO92 128-DIO59 129-GND 130-DIO75 131-DIO42 132-GND 133-DIO91 134-GND 135-DIO27 136-DIO74 137-GND 138-DIO10 139-GND 140-DIO58 141-DIO26 142-GND 143-DIO41 144-DIO9 145-DIO90 146-DIO57 147-GND 148-DIO73 149-DIO40 150-GND 151-DIO89 152-GND 153-DIO25 154-DIO72 155-GND 156-DIO8 157-GND 158-DIO56 159-DIO24 160-GND 161-DIO39 162-DIO7 163-DIO88 164-DIO55 165-GND 166-DIO71 167-DIO38 168-GND 169-DIO87 170-GND 171-DIO23 172-DIO70 173-GND 174-DIO6 175-GND 176-DIO54 177-DIO22 178-GND 179-DIO37 180-DIO5 181-DIO86 182-DIO53 183-GND 184-DIO69 185-DIO36 186-GND 187-DIO85 188-GND 189-DIO21 190-DIO68 191-GND 192-DIO4 193-GND 194-DIO52 195-DIO20 196-GND 197-DIO35 198-DIO3 199-DIO84 200-DIO51 201-GND 202-DIO67 203-DIO34 204-GND 205-DIO83 206-GND 207-DIO19 208-DIO66 209-GND 210-DIO2 211-GND 212-DIO50 213-DIO18 214-GND 215-DIO33 216-DIO1 217-DIO82 218-DIO49 219-GND 220-DIO65 221-DIO32 222-GND 223-DIO81 224-GND 225-DIO17 226-DIO64 227-GND 228-DIO0 229-GND 230-DIO48 231-DIO16 232-GND 233-予約済み 234-FPGA_VIO

(23)

RMC

所要電力

RIO

メザニンカードコネクタは

₆

つのピンに電源を供給します。

_{5 V}

レー

ルはピン

₅₄

、

₆₀

、

₆₆

、および

₇₂

で構成されており、

_RIO

メザニンカードへ主要電源を供給します。

_{FPGA_VIO}

レールはピン

₂₃₄

および

₂₄₀

で

構成されており、

_I/O

電源の供給に使用され、

_{FPGA I/O}

ピンの

_I/O

レベ

ルを決定します。表

₄

は

_RIO

メザニンカードコネクタ上の各レールに対する要件を記載しています。

RIO

メザニンカードはいかなる電源ピンに対しても電流を供給すべきではなく、

_{5 V}

と

_{FPGA_VIO}

を任意の順序で許容できます。

RMC VBAT

NI sbRIO

ではオンボードリアルタイムクロック（

_RTC

）を搭載して絶対時間を管理します。

_RMC

コネクタは

_VBAT

ラインで

_RTC

に電源を供給します。バッテリなしの場合、絶対時間はパワーサイクル中にリセットされます。

_VBAT

に接続するバッテリは公称出力が

_{3.0 V}

～

_{3.6 V}

の間である必要があり、最大出力は

_{3.7 V}

です。

_VBAT

を使用しない場合は接続解除したままにします。

RMC

コネクタ上の

USB

RMC

コネクタ上の

_USB

ペアの差動トレースインピーダンスは

₉₀

Ω です。最適な信号整合性を実現するためには、

_USB

ペアを同様なトレースインピーダンスで経路設定します。

_USB

を使用しない場合は接続解除したままにします。

RMC RST#

RST#

信号は

_RMC

コネクタを介して供給された電源が有効であることを示します。コントローラが電力投入またはリセットされた場合、

_RST#

が最小

_{1 ms}

の間アサート（

_LOW

アクティブ）されることが保証されています。

_RIO

メザニンカードの

_RST#

ラインは

_{30 pF}

以下である必要があり表 4 NI RIOメザニンカードレール要件電圧許容差最大電流最大リプルおよびノイズ

5 V

+/- 5%

1.5 A

50 mV

FPGA_VIO (3.3 V)

+/- 5%

0.33 A

50 mV

(24)

FPGA_CONF

FPGA

がプログラムされていると、

_{FPGA_CONF}

信号は

_HIGH

でアサー

トします。

_FPGA

が構成されていない場合、信号は浮動状態になります。

この信号を使用して信号がグランドに戻るかを確認するには、プルダウン抵抗が必要です。

3.3 V

デジタル

I/O

NI sbRIO

デバイスは、

_RIO

メザニンカードコネクタおよび

₅₀

ピン

_IDC

ヘッダを介して

_{3.3 V}

のデジタル

_I/O

を供給します。次のセクションでは、各コネクタ上の単一

_DIO

チャンネルの図と仕様を説明します。

RMC

コネクタ上の

3.3 V DIO

図 19 RIOメザニンカードコネクタ上の₁つの_{3.3 V DIO}チャンネル回路

NI sbRIO

デバイスは

_{±3 mA DC}

負荷で駆動しているすべての

_DIO

チャンネルでテストされています。

_FPGA

構成以前と構成中の

_DIO

ラインは浮動しています。開始値を確認するには、

_RIO

メザニンカード上にプルアップまたはプルダウン抵抗を設置します。

_{NI sbRIO}

デバイス上の

_DIO

チャンネルは

₅₅

_{Ω 特性トレースインピーダンスで経路設定されます。}すべての

_RIO

メザニンカードを同様のインピーダンスで経路設定することで最適な信号整合性を確保します。論理レベルについては「仕様」の「

_RIO

メザニンカードコネクタ上の

_{3.3 V}

デジタル

_I/O

」を参照してください。

IDC

ヘッダ上の

3.3 V DIO

図 20 IDCヘッダ上の1つの3.3 V DIOチャンネル回路

NI sbRIO

デバイスは

_{±3 mA DC}

負荷で駆動しているすべての

_DIO

チャンネルでテストされています。

_FPGA

構成以前と構成中の

_DIO

ラインは浮動しています。開始値を確認するには、

_RIO

メザニンカード上にプルアップまたはプルダウン抵抗を設置します。

_{NI sbRIO}

デバイス上の

_DIO

チャンネルは

₅₅

Ω 特性トレースインピーダンスで経路設定されます。すべての

_RIO

メザニンカードを同様のインピーダンスで経路設定することで最適な信号整合性を確保します。論理レベルについては「仕様」の

Xilinx Spartan-6 FPGA RMC䉮䊈䉪䉺 33 Ω

Xilinx Spartan-6 FPGA IDC䊓䉾䉻

49.9 Ω 䊋䉴

䉴䉟䉾䉼 16.9 Ω

(25)

統合アナログ入力

_{NI sbRIO}

デバイスのみに適用されます。各

_{NI sbRIO-9623/9633}

デバイスには、

₁₆

マルチプレクサ、

₀

～

_{5 V}

、シングルエンド、

₁₂

ビットアナログ入力（

_AI

）チャンネルがあります。各

NI sbRIO-9626/9636

デバイスには、

₁₆

のマルチプレクサ、

_{±10 V}

、シングルエンドもしくは

₈

つの差動、

₁₆

ビットアナログ入力（

_AI

）チャンネルがあります。コネクタ

_J503

（

_MIO

コネクタ）はアナログ入力、出力、およびグランドへの接続を提供します。コネクタ

_J503

のピン配列については、図

₁₇

を参照してください。次の図は

_{NI sbRIO-9623/9633}

上の

₁

つの

_AI

チャンネルの回路を示します。図 21 NI sbRIO-9623/9633上のシングルエンドアナログ入力次の図は

_{NI sbRIO-9626/9636}

上の

₁

つの

_AI

チャンネルの回路を示します。

• NI sbRIO-9623

• NI sbRIO-9633

• NI sbRIO-9626

• NI sbRIO-9636

I/O 䉮䊈䉪䉺 AI <0..15> 䊙䊦䉼䊒䊧䉪䉰 AI GND ౉ജ䊧䊮䉳ㆬᛯ ADC AI䊂䊷䉺 DIFF䚸RSE I/O 䝁䝛䜽䝍 AI <0..15> 䝬䝹䝏䝥䝺䜽䝃 PGIA ධຊ䝺䞁䝆 ADC AI䝕䞊䝍

(26)

アナログ入力レンジ

入力レンジは、指定された確度でアナログ入力チャンネルがデジタル化できる一連の入力電圧です。入力レンジが選択可能な

_{NI sbRIO}

デバイスにはプログラマブルゲイン計装用アンプ（

_PGIA

）が搭載されており、入力レンジによって

_AI

信号を増幅または減衰します。

_{NI sbRIO 9626/9636}

上の各

_AL

チャンネルの入力レンジを個別にプログラムすることができます。

ADC

はアナログ入力を離散デジタル値に変換します。

₁₂

ビットの

_ADC

には

₂

12 _（

_4,096

_）_、

₁₆

_ビットの

_ADC

_には

₂

16 _（

_65,536

_{）の選択可能な値} があります。これらの値は入力レンジ内で均等に広がっていて、値間の電圧差はチャンネルに対して選択された入力レンジに比例します。値間の電圧差はチャンネルの最下位ビットのサイズ（

_LSB

サイズ）です。次の式は

-10 V

～

_{10 V}

入力レンジで

₁₆

ビット

_ADC

に設定されているチャンネルの

_LSB

サイズの計算方法を示しています。

(1)

NI sbRIO-9626/9636

は、一部のコード（通常コードの

_5%

）が指定したレンジ外にあることが必要なスケール方法を使用します。この方法では絶対確度が向上しますが、計算値より

_5%

ほど

_LSB

サイズが増加します。入力信号の予想される入力レンジに一致するレンジを選択します。大きな入力レンジは大きな信号変化に抵抗しますが、

_LSB

が大きくなり分解能が低下します。小さな入力レンジでは解像度が向上しますが、大きな入力信号がレンジ外になる可能性があります。レンジの選択についての詳細は、『

_LabVIEW

ヘルプ』を参照してください。表

₅

は入力レンジとそれに対応する各

_{NI sbRIO}

デバイス上の

_AI

チャンネルの

_LSB

サイズを示しています。表 5 NI sbRIOデバイス入力レンジおよび解像度デバイス入力レンジビット分解能

_LSB

サイズ

NI sbRIO 9623/9633

0 V

～

_{5 V}

₁₂

ビット

1.22 mV

NI sbRIO 9626/9636

-10 V

～

_{10 V}

₁₆

ビット

320 μV

*

-5 V

～

_{5 V}

160 μV

*

-2 V

～

_{2 V}

64 μV

*

-1 V

～

_{1 V}

32 μV

* *_5%のオーバーレンジを含む。

10 V – (–10 V)

65,536

= 305 μV

(27)

動作電圧レンジ

NI sbRIO

デバイス上の

_PGIA

は、以下の

₃

つの条件でコモンモード信号を除去して対象信号を増幅すると、通常どおり動作します。

•

コモンモード電圧（

_Vcm

）は

_AI

から

_AIGND

を引いた値と同じで、

_{±10 V}

未満である必要があります。

_Vcm

は、すべてのレンジにおいて一定です。

•

信号電圧

_(Vs)

は指定チャンネルに選択したレンジ以内でなければなりません。これは

_AI-

から

_AI+

を引いた値と同じです。

_Vs

が選択レンジ以上の値になると、入力結果はクリップして情報が失われます。

•

正の入力の合計動作電圧は（

_{Vcm + Vs}

）と同じか、

_AI+

から

_AIGND

を引いた値です。この値はそのレンジに指定された最大動作電圧未満である必要があります。各レンジの最大動作電圧については、「

_{NI sbRIO-9626/9636}

」セクションを参照してください。これらの条件レンジを超える場合、問題のある条件が解消されるまで入力電圧がクランプされます。

複数チャンネルをスキャンするベストプラクティス

NI sbRIO

デバイスは、複数のチャンネルを高レートでスキャンして正確に信号をデジタル化することができます。アプリケーションで複数チャンネルをスキャンする場合、整定誤差によって測定の確度に影響が出る可能性があります。整定誤差は入力値と

_ADC

がデジタル化した値との差異で、マルチプレクサ構成の入力チャンネル間での切り替えによって起こります。

_{National Instruments}

では、整定誤差を信号の単一チャンネル測定値とそれと同じ信号の複数チャンネル測定値間の差異と定義しています。整定誤差はチャンネル間の電圧ステップサイズおよび集録間の時間に直接比例します。

_{NI sbRIO}

デバイスは最大全体レートに固定されたレートでスキャンします。整定誤差を最小に抑えるには、次のベストプラクティスに基づいたアプリケーションを構築してください。

1.

低インピーダンスソースを使用する

_—

信号ソースのインピーダンスが

_{1 k}

Ω 未満であることを確認します。インピーダンスソースが高いと、整定誤差が増し、高速スキャンレートでの確度が低下します。インピーダンスは、信号ソースとチャンネルの

_AI

ピン間に電圧フォロワ回路を接続することで下げることができます。インピーダンスの低

減についての詳細は、ni.com/infoで

Info Code

のフィールドに「jpj8j4」と入力します。

(28)

3.

隣接チャンネル間の電圧ステップを最小限に抑える

_—

整定誤差はチャンネル間の電圧ステップによって増加します。信号の予想入力レンジが分かる場合は、隣接するチャンネルに予測レンジの近い信号をグループ化することができます。メモスキャンリストを使用して

_I/O

ノードをプログラムすると、

_{NI sbRIO}

デバイスは固定レートで番号順にチャンネルをスキャンします。第

₂

の

_I/O

ノードを呼び出すと、最初のチャンネルの前に遅延が追加されますが整定誤差は削減されません。

差動測定構成

NI sbRIO-9626/9636

デバイスでノイズの少ないより正確な測定を実現するには、差動測定構成を使用します。差動測定構成では各測定に

₂

つの入力が必要なため、使用可能なチャンネル数が

₁₆

から

₈

に減少します。表

₆

は差動接続構成で有効な信号ペアを示しています。次の図は浮動型信号および接地基準型信号を差動接続する方法を示しています。表 6 NI sbRIO-9626/9636の差動アナログ入力信号チャンネル信号

₊

信号

-0

AI0

AI8

1 AI1

AI9

2 AI2

AI10

3 AI3

AI11

4 AI4

AI12

5 AI5

AI13

6 AI6

AI14

7 AI7

AI15

+ – RD RD + – RD = 100 kΩ - 1MΩ AI+ AI-AI GND ᶋേဳାภ 䉸䊷䉴 + – + – AI+ AI-AI GND ធ࿾ဳାภ 䉸䊷䉴

(29)

アナログ入力信号を接続する

表

₇

は、信号ソースの両方のタイプの推奨入力構成の概要を示します。

浮動型信号ソースを接続する

浮動型信号ソースとは

浮動型信号ソースは建物のシステムグランドに接続されていない、絶縁された接地基準ポイントを持ちます。浮動型信号ソースの例としては、変圧器、熱電対、電池式デバイス、光アイソレータ、および絶縁アンプなどが表 7 NI sbRIOアナログ入力構成

AI

接地基準設定浮動型信号ソース（建物のグランドへの接続なし）接地基準型信号ソース例

_:

•

接地なしの熱電対

•

絶縁出力用信号調節

•

電池使用のデバイス例

_:

•

非絶縁出力用プラグイン計測器差動基準化シングルエンド（

_RSE

） + – + – AI+ AI– AI GND ಙྕ䝋䞊䝇 + – + – AI+ AI– AI GND ಙྕ䝋䞊䝇 + – + – AI AI GND ಙྕ䝋䞊䝇ランドループ電磁差(VA – VB)䛜 ᐃಙྕ䛻㏣ຍ䛥䜜䜛 ᥎ዡ䛧䛺䛔 + – + – AI AI GND VB VA ಙྕ䝋䞊䝇

(30)

浮動型信号ソースに差動接続を使用する条件

チャンネルが以下の条件に合う場合は、

_DIFF

入力接続を使用します。

•

入力信号のレベルが低い場合（

_{1 V}

未満）。

•

信号とデバイスを接続する銅線が

_3m

以上の場合。

•

入力信号が個別の接地基準ポイントまたは帰還信号を必要とする場合。

•

信号銅線がノイズの多い環境を通る場合。

• 2

つのアナログ入力チャンネル、

_AI+

および

_AI-

が信号に使用できる。

DIFF

信号接続は、集録されるノイズを減らし、より多くのコモンモードノイズを除去します。また、差動信号接続は

_PGIA

のコモンモードの制限内で入力信号を浮動させます。差動接続の詳細については、「浮動型信号ソースに差動接続を使用する」のセクションを参照してください。

浮動型信号ソースに基準化シングルエンド（

RSE

）

接続を使用する条件

入力信号が以下の条件を満たす場合にのみ

_RSE

入力接続を使用します。

•

入力信号は、共通の基準ポイントの

_{AI GND}

を、

_RSE

を使用する他の信号と共有します。

•

入力信号レベルが高い場合（

_{1 V}

以上の場合）。

•

信号とデバイスを接続する銅線が

_3m

未満の場合。上記の条件と一致しない入力信号で、高い信号品質が必要な場合には、

DIFF

入力接続が奨励されます。シングルエンドモードでは、

_DIFF

構成と比較して、より多くの静電気および磁気ノイズが信号接続にカプリングされます。カプリングは、信号パスの差異によって起こります。磁気カプリングは、

₂

本の信号線の間の領域に比例します。電気カプリングは、

₂

本の信号線間における電界の差異によって変動します。この種類の接続では、

_{NI sbRIO}

デバイスは、信号のコモンモードノイズ、そして信号ソースとデバイスグランド間のグランド電位差の両方を除去します。

浮動型信号ソースに差動接続を使用する

浮動ソースの負極のリードを

_{AI GND}

に接続する（直接またはバイアス抵抗を介して）ことが重要です。それを実行しない場合、ソースが

_PGIA

デバイスの最大動作電圧範囲を超えて浮動し、誤ったデータを返すことがあります。

(31)

ソースの基準を

_{AI GND}

にする一番簡単な方法は、信号の正極を

_AI+

に接続し、信号の負極を

_{AI GND}

および

_AI-

に抵抗を使用せずに接続します。この接続は、低ソースインピーダンス（

₁₀₀

Ω 未満）のカプリングソースに使用できます。図 24 バイアス抵抗なしの浮動型信号ソースの差動接続ただし、大きなソースインピーダンスの場合は、この接続は

_DIFF

信号パスのバランスを著しく崩します。正のラインにカプリングされる静電ノイズは、負のラインにはカプリングされません。これは負のラインが接地されているためです。このノイズは、コモンモード信号ではなく差動モード信号として表れるため、データに表示されます。この場合、負のラインを直接

_{AI GND}

に接続する代わりに、同等のソースインピーダンスの約

100

倍の抵抗を介して負のラインを

_{AI GND}

に接続します。抵抗により信号パスのバランスがほぼ保たれるため、ほぼ同じ量のノイズが両方の接続にカプリングされ、カプリングされた静電ノイズをより多く除去します。この構成は、ソースに負荷をかけません（非常に高い

_PGIA

の入力インピーダンス以外）。 – + 䜲䞁䝢䞊䝎䞁䝇 <100 Ω AI GND AI+ AI– Vs ᾋືᆺಙྕ 䝋䞊䝇 – + R䛿䝉䞁䝃䛾䜲䞁䝢䞊䝎䞁䝇䛾 100ಸ _{AI GND} R Vs ᾋືಙྕ 䝋䞊䝇 AI+ AI–

(32)

図

₂₆

に示されるように、正極入力と

_{AI GND}

の間に同じ値の他の抵抗を接続することによって、信号パスのバランスを完全に保つことができます。バランスが完全に保たれた構成ではノイズ除去がわずかに優れていますが、ソースに

₂

つの直列抵抗（和）の負荷をかけるという不利な点があります。たとえば、ソースインピーダンスが

_{2 k}

Ω で

₂

つの各抵抗が

100 k

Ω の場合、抵抗により

200 k

Ω の負荷がソースにかかり、

-1%

のゲイン誤差が発生します。図 26 バランスの取れたバイアス抵抗を使用した、浮動型信号ソースの差動接続 PGIA – + – + – + ᾋືᆺ ಙྕ䝋䞊䝇䝞䜲䜰䝇㟁ὶ 䛾ᖐ㑏㊰ AI GND ධຊ 䝬䝹䝏䝥䝺䜽䝃 ᐃ㟁ᅽ ィ ჾ䜰䞁䝥 AI+ AI– I/O䝁䝛䜽䝍䝞䜲䜰䝇 ᢬ᢠ 䠄䝔䜻䝇䝖 ཧ↷䠅 Vs Vm

(33)

PGIA

の両入力には、

_PGIA

が動作するために、グランドへの

_DC

経路が必要です。ソースが

_AC

カプリング（容量カプリング）の場合、

_PGIA

は正極入力と

_{AI GND}

の値に抵抗を必要とします。ソースが低インピーダンスの場合、ソースに大きな負荷をかけない程度に大きく、入力バイアス電流の結果、入力オフセット電圧を生成しない程度に小さい（通常、

100 k

Ω ～

1 M

Ω）抵抗を選択します。この場合、負極入力を直接

_{AI GND}

に接続します。ソースが高出力インピーダンスの場合は、上記の方法で正極と負極の両入力に同じ値の抵抗を使用して、信号パスのバランスを取ります。図

₂₇

で示されるように、ソースに負荷がかかることによって、ゲイン誤差が生じることに注意してください。図 27 バランスの取れたバイアス抵抗を使用した、ACカプリング浮動ソースの差動接続

統合アナログ出力

_{NI sbRIO}

デバイスのみに適用されます。

NI sbRIO-9623/9633

にはそれぞれ

₀

～

_{5 V}

の駆動が可能な

₁₂

ビットアナログ出力（

_AO

）チャンネルが４つあります。

_{NI sbRIO-9626-9636}

にはそれぞれ

_{±10 V}

の駆動が可能な

₁₆

ビット

_AO

チャンネルが

₄

つあります。すべての

_AO

チャンネルは接地基準型です。コネクタ

_J503

はアナログ入力、出力、およびグランドへの接続を提供します。コネクタ

_J503

のピン配列については、図

₁₇

を参照してください。

• NI sbRIO-9623

• NI sbRIO-9633

• NI sbRIO-9626

• NI sbRIO-9636

– + AI GND Vs AC䉦䊒䊥䊮䉫 ᶋേဳ ାภ䉸䊷䉴 AI+ AI– AC䉦䊒䊥䊮䉫

(34)

図

₂₈

は

_{NI sbRIO-9623/9633}

の

_AO

チャンネルを示します。図 28 NI sbRIO-9623/9633のアナログ出力チャンネル図

₂₉

は

_{NI sbRIO-9626/9636}

の

_AO

チャンネルを示します。図 29 NI sbRIO-9626/9636のアナログ出力チャンネル

アナログ出力起動および初期化

NI sbRIO

デバイスのアナログ出力は、ボードに電源が投入された後で最初に

_FPGA

がロードされるまで電源は供給されません。アナログ出力は、ボードの

_AI

または

_AO

機能が使用されているビットファイルを使用して

FPGA

が最初にロードされたときに初期化（アクティブ化され

_{0 V}

に設定）されます。

_AO

は

_AI

または

_AO

機能を含むビットファイルで

_FPGA

がロードされるたびに

_{0 V}

に再度初期化されます。 DAC NI sbRIO-9623/33 䉝䊅䊨䉫಴ജ AO 0-5 V䋨౏⒓䋩 AO GND DAC 䉭䉟䊮䈍䉋䈶 ଻⼔ NI sbRIO-9626/36 䉝䊅䊨䉫಴ജ AO 10 V䋨౏⒓䋩 AO GND /– +

(35)

NI sbRIO

デバイスに電源を入れる

NI sbRIO

デバイスには、「所要電力」のセクションの仕様条件を満たす外部電源が必要です。

_{NI sbRIO}

デバイスは供給された電源をフィルタして調整し、

_RIO

メザニンカードに電源を供給します。以下の手順に従って、デバイスに電源を接続してください。注意電源が投入されている間は、電源コネクタを接続または接続解除しないでください。

1.

電源がオフになっていることを確認します。

2.

電源の

_V

リードを電源コネクタプラグの位置

₁

に接続します。図

₃₀

は電源コネクタの位置を示します。図 30 NI sbRIOデバイスの電源コネクタ

3.

電源の

_C

リードを

₂

ポジション電源コネクタプラグのポジション

2

に接続します。

4.

電源コネクタプラグを

_{NI sbRIO}

デバイスの電源コネクタリセプタクルにコネクタのラッチが所定の位置に収まるまで差し込みます。

5.

電源をオンにします。

NI sbRIO

デバイスに電源を入れる

NI sbRIO

デバイスは電源投入時に電源投入時セルフテスト（

_POST

）を実 1 V端子 2 C端子 1 2

(36)

デバイス起動オプション

次のデバイス起動オプションを

_{NI Measurement & Automation}

Explorer

（

_MAX

）で構成できます。

•

セーフモード

•

コンソール出力

• IP

リセット

• No App

• No FPGA App

これらの起動時オプションをオン

_/

オフするには、

_MAX

ツリー構図でリモートシステムの下のコントローラを選択し、コントローラ設定タブを選択します。起動時オプションとコントローラの構成方法については、『

_MAX

ヘルプ』を参照してください。リセットするたびに組み込み式スタンドアロン

_{LabVIEW RT}

アプリケーションが起動するように、デバイスを構成することができます。詳細については、『

_LabVIEW

ヘルプ』の「スタンドアロンリアルタイムアプリケーションを実行する（

_RT

モジュール）」トピックを参照してください。

デバイスのリセットオプション

リセットするたびに

_{LabVIEW FPGA}

アプリケーションが起動するようにデバイスを構成できます。表

₈

は

_{NI sbRIO}

デバイスで使用できるリセットオプションを記載しています。これらのオプションを使用することで、デバイスのリセット後に

_FPGA

がどのように動作するかを決定することができます。リセットオプションを選択するには、

_RIO

デバイスセットアップユーティリティを使用します。スタート→すべてのプログラム→

National Instruments

→

NI-RIO

→

RIO

デバイスセットアップを選択し、

RIO

デバイスセットアップユーティリティにアクセスします。表 8 NI sbRIOのリセットオプションリセットオプション動作

VI

を自動ロードしないフラッシュメモリから

_FPGA

ビットストリームをロードしません。デバイス起動時に

_VI

を自動ロードデバイスの電源投入時に、フラッシュメモリから

_FPGA

ビットストリームを

_FPGA

にロードします。デバイス再起動時に

_VI

を自動ロード電源を切る切らないに関わらず、デバイスの再起動時にフラッシュメモリから

_FPGA

ビットストリームを

_FPGA

にロードします。

(37)

メモ

_VI

が

_FPGA

にロードされたら実行するよう設定する場合は次の手順に従ってください。

1. LabVIEW

のプロジェクトエクスプローラウィンドウで

_FPGA

ターゲットのアイテムを右クリックします。

2.

プロパティを選択します。

3. FPGA

ターゲットプロパティダイアログボックスの一般カテゴリで、

FPGA

にロードされたら実行のチェックボックスをオンにします。

4. FPGA VI

をコンパイルします。

NI sbRIO

デバイスをネットワークに接続する

コントローラのフロントパネルにある

_RJ-45

イーサネットポートを使用して、デバイスをイーサネットネットワークに接続します。デバイスをイーサネットハブに接続するには、カテゴリー

₅

（

_CAT-5

）規格以上のシールドツイストペアイーサネットケーブルを使用するか、イーサネットクロスケーブルを使用してデバイスを直接コンピュータに接続します。注意データ損失を防止しイーサネット設置の安定性を保つには、

_{100 m}

以上のケーブルを使用しないでください。デバイスに初めて電源を投入すると、デバイスは

_DHCP

ネットワーク接続の開始を試みます。デバイスが

_DHCP

接続を開始できない場合、 169.254.x.x形式のリンクローカル

IP

アドレスでネットワークに接続します。起動後、デバイスにソフトウェアをインストールし、

Measurement & Automation Explorer

（

_MAX

）でネットワーク設定を

構成する必要があります。

メモソフトウェアをインストールすると、デバイスのネットワーク動作が変化する

場合があります。インストールしたソフトウェアのバージョンごとのネットワー

ク動作については、ni.com/jp/infoで

Info Code

に「jpu53q」と入力して

ください。

シリアルデバイスを接続する

RS-232

および

_RS-485

シリアルポートを装備した

_{NI sbRIO}

デバイスはモニタや入力デバイスなどのデバイスに接続することができます。シリアル

VI

を使用して、

_{LabVIEW RT}

アプリケーションからシリアルポートで読み取り

_/

書き込みを行います。シリアル

_VI

の使用方法については

(38)

CAN

ネットワークを接続する

1

つの

_IDC

ヘッダを装備した

_{NI sbRIO}

デバイスは、

_CAN

バスへの接続に使用します。

_CAN

有効の

_{NI sbRIO}

デバイスには

_{CAN_H}

および

CAN_L

のピンがあり、

_CAN

バス信号に接続することができます。

_CAN

ポートには、

_{ISO 11898}

の規格に完全に適合し、ボーレート

_{1 Mbps}

ま

でをサポートする

_{NXP PCA82C251T}

高速

_CAN

トランシーバが搭載され

ています。

各ポートには

₂

つの

_COM

ピンがあります。これらのピンは

_{CAN_H}

と

CAN_L

の接地基準となります。

_CAN

バスの接地基準（

_{CAN_V-}

）は、

1

つまたは両方の

_COM

ピンに接続できます。ポートには、

_CAN

シールドケーブルに接続するための追加シールドピン（

_SHLD

）があります。

SHILD

を使用すると、信号が安定し

_EMC

のパフォーマンスが向上する場合があります。

CAN

バスのトポロジと終端

CAN

バスは、ケーブルで接続された

₂

つ以上の

_CAN

ノードで構成され

ます。各ノードの

_{CAN_H}

ピンと

_{CAN_L}

ピンは、

_CAN

バスメインケー

ブルに短いワイヤを介してスタブ接続されます。伝送ラインは一対の

CAN_H

と

_{CAN_L}

の信号ワイヤで構成されます。伝送ラインに終端処理を施さないと、バスでの信号の変化によって反射が発生し、通信エラーの原因となる場合があります。

_CAN

バスは双方向的で、ケーブルの両端を終端処理する必要があります。バスのすべてのノードに終端抵抗を取り付ける必要はありません。ケーブルの両終端に当たる

₂

つのノードにのみ終端抵抗を取り付ける必要があります。

(39)

図

₃₁

は、複数の

_CAN

ノードを持ち、適切に終端抵抗（

_Rt

）が取り付けられた

_CAN

バスを簡略的な図で表したものです。図 31 CANバスのトポロジと終端抵抗の位置

ケーブル仕様

ケーブルは、表

₉

に示す

_{ISO 11898}

で規定されている物理的な要件を満たす必要があります。

_Belden

ケーブル（

_3084A

）は、これらの要件をすべて満たし、ほとんどのアプリケーションで使用できます。表 9 CAN_H/CAN_Lペアワイヤの特性に関するISO 11898の仕様特性値インピーダンス

₉₅

Ω（最小）、

₁₂₀

Ω（公称）、

₁₄₀

Ω（最大）抵抗（長さに比例）

_{70 m}

Ω

_/m

（公称）特定ライン遅延

_{5 ns/m}

（公称） CAN 䝜䞊䝗 CAN 䝜䞊䝗 CAN 䝜䞊䝗 R_t R_t CAN 䝜䞊䝗 CAN_H CAN_L CAN_H CAN_L CAN_H CAN_L CAN_H CAN_L 䝞䝇䜿䞊䝤䝹㛗䝇䝍䝤㛗

(40)

終端抵抗

終端抵抗（

_R

_t）は、

_CAN

ケーブルの公称インピーダンスに一致していなければなりません（表

₁₀

の値に適合していなければなりません）。

ケーブルの長さ

ケーブルの特性と必要なビット伝送レートよってケーブルの長さの制限が決定されます。推奨される具体的なケーブルの長さについては、

ISO 11898

、

_{CiA DS 102}

、

_DeviceNet

で規定されている仕様を参照して

ください。

ISO 11898

では、ビットレート

_{1 Mb/s}

の場合、

_{0.3 m}

以内のスタブ接続を含むケーブルの全長を

_{40 m}

と規定しています。また、各ノードで信号の安定性の問題を分析することを条件に、

_{40 m}

を大幅に超える長さのケーブルをこれより低いビットレートで使用することも可能です。

CAN

ノード数

ノードの最大数は、ネットワーク上のノードの電気特性によって決定されます。すべてのノードが

_{ISO 11898}

の要件を満たしている場合は、ノードを

₃₀

個以上バスに接続できます。ノードの電気特性によって信号レベルが

_{ISO 11898}

の仕様を下回らない限り、多数のノードを接続することができます。

USB

ポート

_{NI sbRIO}

デバイスのみに適用されます。表 10 終端抵抗の仕様特性値条件終端抵抗、

_R

_t

₁₀₀

Ω（最小）、

120

Ω（公称）、

130

Ω（最大）最小電力損失

_{: 220 mW}

• NI sbRIO-9606

• NI sbRIO-9633

• NI sbRIO-9626

• NI sbRIO-9636

(41)

USB

を装備した

_{NI sbRIO}

デバイスは、

_FAT16

および

_FAT32

ファイルシ

ステムの

_USB

フラッシュドライブや

_USB-IDE

変換アダプタなどの標準

USB Mass Storage

デバイスをサポートしています。

_LabVIEW

は通常、

USB

デバイスをU:、V:、W:、またはX:にマップします（使用可能であればU:ドライブからマッピングを開始）。

USB

ピンの配置と信号の説明については、図

₃₂

および表

₁₁

を参照してください。図 32 USBポートのピン配置

システムクロックを使用してデータタイムスタンプを供

給する

起動時、

_VBAT

が

_RMC

に実装されていない限り、システムクロックは

1970

年

₁

月

₁

日午前

₁₂

時（深夜）にリセットされます。起動時にネットワーク上の

_SNTP

タイムサーバとシステムクロックを同期させる方法に

ついては、ni.com/jp/infoで

Info Code

に「criosntpja」と入力し

てください。

リセットボタンを使用する

RESET

ボタンを押すと、プロセッサが再起動します。デバイス再起動時に

VI

を自動ロードブートオプションを選択しない限り、

_FPGA

は引き続き実行します。詳細については、「デバイスのリセットオプション」のセクションを参照してください。表 11 USBポートの信号の説明ピン信号名信号の説明

1 VCC

ケーブル電源（

_{+5 V}

）

2 Dk-

USB

データ

-3

D+

USB

データ

₊

4 GND

グランド䝢䞁1 䝢䞁4

(42)

LED

ランプの表示について

図 33 NI sbRIOデバイス_LED

電源

LED

NI sbRIO

デバイスの電源が投入されている間は、

_{POWER LED}

が点灯し

ます。この

_LED

は、デバイスに接続されている電源が適切であることを示します。

ステータス

LED

ステータス

_LED

は、通常の動作中に点灯しません。

_{NI sbRIO}

デバイスは電源投入時に電源投入時セルフテスト（

_POST

）を実行します。

_POST

を実行中に、電源およびステータス

_LED

が点灯します。

_POST

が完了するとス

テータス

_LED

が

_OFF

になります。表

₁₂

に示すように、

_{NI sbRIO}

デバイ

スは、

₂

、

₃

秒おきにある一定の回数分ステータス

_LED

を点滅すること

で、特定のエラーの状態を示します。

1 電源_LED

2 ステータス_LED

3 USER1 LED 4 USER FPGA1 LED

3 4 2 1

(43)

USER1 LED

をアプリケーションの要求を満たすように定義できます。

_LED

を定義するには、

_LabVIEW

で「

_{RT LED}

」

_VI

を使用します。

_{RT LED VI}

についての詳細は、

_Real-Time

モジュール→

_{Real-Time VI}

→

_RT

ユーティ

リティ

_VI

→

_{RT LED}

から『

_LabVIEW

ヘルプ』セクションを参照してくだ

さい。

USER FPGA1 LED

は、アプリケーションのデバッグや、アプリケーショ

ンの状態の確認に役立ちます。

_{LabVIEW FPGA}

モジュールおよび

_NI-RIO

ソフトウェアで、アプリケーションの要件を満たすよう

_{USER FPGA1}

LED

を定義します。

_LED

のプログラミングについては、

_Real-Time

モジュール→

_{Real-Time VI}

→

_RT

ユーティリティ

_VI

→

_{RT LED}

から『

_LabVIEW

ヘルプ』セクションを参照してください。表 12 ステータス_LEDの表示数秒おきの点滅回数説明

2

デバイスがソフトウェアでエラーを検出しました。これは通常、ソフトウェアのアップグレードが中断した時に起こります。デバイスにソフトウェアを再インストールしてください。デバイスにソフトウェアをインス

トールする方法については、『

_{Measurement & Automation Explorer}

ヘルプ』を参照してください。

3

デバイスはセーフモードです。セーフモードについては、

『

_{Measurement & Automation Explorer}

ヘルプ』を参照してください。

4

ソフトウェアは、クラッシュの間に再起動や電源を切って入れなおすことなく

₂

度クラッシュしました。これは通常、デバイスのメモリ不足で発生します。

_{RT VI}

を確認してメモリの使用量を確かめます。必要に応じて

_VI

を変更し、メモリの使用量問題を解決してください。連続点滅または常灯デバイスが修正不可能なエラーを検出しました。

_{National Instruments}

までお問い合わせください。

(44)

ネットワーク通信のトラブルシューティング

NI sbRIO

デバイスがネットワークで通信できない場合、以下のトラブルシューティングの手順を行うことができます。

1. RESET

ボタンを

₅

秒間押し続けた後に離します。ステータス

_LED

が点灯し、数秒おきに

₃

回点滅し始めます。この時点でデバイスはセーフモードになり、

_COM1

シリアルポートからの出力が有効になります。シリアルポート端末を使用すれば、コントローラの

_IP

アドレスを読み取ることができます。コントローラで新規の

_DHCP

接続を試みる場合は、手順

₂

に進みます。

2. RESET

ボタンを

₅

秒間押し続けた後に離します。ステータス

_LED

が同じ動作を繰り返します。

_{NI sbRIO}

デバイスは新規の

_DHCP

接続の確立を試みます。それに失敗すると、リンクローカル

_IP

アドレスが割り当てられます。

_DHCP

接続に成功しアプリケーションに対して適切であれば、手順

₄

に進みます。

3. MAX

で

_IP

および他のネットワーク設定を構成します。

4. RESET

ボタンを押してすぐに離し、デバイスを再起動します。メモデバイスが出荷時のネットワーク設定に復元された場合、

_{LabVIEW Run-Time}

エンジン（

_LabVIEW

ランタイムエンジン）はロードされません。

_LabVIEW

Run-Time

エンジンをロードするには、ネットワーク設定を再構成してデバイスを再起動する必要があります。

仕様

特に記載がない限り、以下の仕様は

_{NI sbRIO}

における

_-40

～

₈₅

℃動作温度範囲におけるものです。

プロセッサ速度