AKD4388A-SA Rev.0 Japanese Manual

(1)

概要

AKD4388A-SAは、AK4388A（192kHz sampling 24BitΔΣDAC）の評価用ボードです。AK4388Aからのアナログ出力を加算するLPF回路を内蔵し、ディジタルオーディオインタフェースを使って、簡単に音質の評価をすることができます。オーダリングガイド AKD4388A-SA --- AK4388A評価用ボード 機能  アナログ出力LPF回路内蔵  デジタルオーディオインターフェース(AK4113)を装備 AK4388A AK4113 COAX In Rch Lch DIR Opt In 2nd Order LPF GND -15V +3.3V +15V Reg Reg +5V PORT2 EXT PORT1 Control Data +5V Figure 1. AKD4388A-SAブロック図(* 回路図は文末に添付。) ・音質評価時はCOAXを推奨します。

AK4388A評価ボードRev.0

AKD4388A-SA

(2)

<KM095600> 2008/06 - 2 - 操作手順 1) 電源の配線(｢その他のジャンパ設定｣を参照して下さい。) 名称色電圧内訳備考 +15V 緑 +12∼+15V レギュレータ、OPアンプ用電源必ず接続して下さい。 -15V 青 -12∼-15V OPアンプ用電源必ず接続して下さい。 +5V 赤 +4.75∼+5.25V AK4388A用電源必ず接続して下さい。 GND 黒 0V グランド必ず接続して下さい。 Table 1. 電源の配線配線は電源の根本から分けて下さい。 2) ジャンパピンの設定 3) DIPスイッチの設定(以下参照) 4) 電源投入 AK4388Aは電源投入後、必ず一度 SW4(PDN)を “L”にしてパワーダウンを行って下さい。

(3)

モード 1. DIRを用いた評価（COAX） RCAコネクタ(J3)で受信したデータからDIRによりMCLK,BICK,LRCK,SDATAを生成します。CDテストディスク等を用いての評価が可能です。以下にジャンパの設定を示します。・音質評価時はCOAXを推奨します。 JP1 COAX OPT RX (Default) Figure 2. DIR使用時のジャンパピン設定 2. DIRを用いた評価(OPTICAL) 光入力コネクタ(PORT3)で受信したデータからDIRによりMCLK,BICK,LRCK,SDATAを生成します。 CDテストディスク等を用いての評価が可能です。以下にジャンパの設定を示します。 JP1 COAX RX OPT Figure 3. DIR使用時のジャンパピン設定 3. マスタクロックを含む全インタフェース信号を外部から供給(PORT2) R1, R2, R3, R4 : open R26, R27, R28, R30 : 100Ω or short (0Ω)

(4)

<KM095600> 2008/06 - 4 -

 DIPスイッチの設定 [SW1]: AK4388A setting

No. Pin SW1 OFF SW1 ON Default

1 SMUTE Soft Mute : “Disable” Soft Mute : “Enable” OFF 2 P/S Always ON for Parallel Control mode only ON 3 ACKS Manual setting mode Auto setting mode ON 4 DIF0 Audio Data Formats Refer to Table7 OFF

Table 2. SW1 の設定 [SW2]: AK4388A setting

No. Pin Default

1 - NC OFF

2 - NC OFF

3 DEM De-emphasis Control setting Refer to Table6 OFF 4 DIF1 Audio Data Formats Refer to Table7 ON

Table 3.SW2 の設定 [SW3]: AK4113の設定

No. Pin OFF ON Defaultの状態

1 OCKS1 ON 2 OCKS0 AK4113のMaster Clockを設定します。 Table 5.を参照して下さい。 OFF Table 4. SW3の設定マスタクロック出力のfsに対する比はOCKS1-0 で設定します。 OCKS1 OCKS0 MCLK Frequency

0 0 256fs @fs=88.2/96kHz 1 0 512fs @32/44.1/48kHz 1 1 128fs @176.4/192kHz Default Table 5. MCLK Clock デジタルディエンファシスフィルタのコントロールは、DEM pinで設定します。 DEM SW DEM pin De-emphasis Filter

OFF 0 OFF Default

ON 1 ON

Table 6. De-emphasis Filter Control

オーディオデータは BICK と LRCK を使って SDTI から入力されます。DIF1-0 pinで4種類のデータフォーマット(Table 7)が選択できます。

Mod

e DIF1 SW DIF0 SW DIF1 pin DIF0 pin SDTI Format BICK 0 OFF OFF 0 0 16bit LSB justified ≥32fs 1 OFF ON 0 1 24bit LSB justified ≥48fs

2 ON OFF 1 0 24bit MSB justified ≥48fs Default 3 ON ON 1 1 16/24bit, I2_SCompatible ≥48fs or

32fs Table 7.Audio Data Formats

(5)

 トグルスイッチの動作

(6)

<KM095600> 2008/06 - 6 -  外部アナログフィルタ回路 ボード上にはAK4388Aの差動出力を加算すると同時に帯域外ノイズを除去するため、2次のLPF(fc=125.6kHz, Q=0.753)を実装しています。ボードからのアナログ信号はRCAコネクタから5.67Vpp@5Vで出力されます。 C1 R4 R1 R2 C2 +Vop R3 -Vop AOUT 22u fc=125.6kHz, Q=0.753, g=0.060dB at 40kHz Analog Out 22K R0 Figure 4. 外部アナログフィルタ R0 R1 R2 R3 R4 C1 C2 910 1.8k 3.9k 3.3k 3.9k 390p 390p Table 8. 本ボード上の素子値 fin 20kHz 40kHz 80kHz Frequency Response 0.023dB 0.060dB -0.288dB Table 9. LPFのf特 <計算> fc= ω0 2π , ω0= 1 C1C2R1R2 , Amplitude = 20 log [1-(f/fc)2_] 2_{+[(1/Q)(f/fc)]}2 K [dB], K= R3+R4 R4 , 2 2 2 1 1 1

1

2 R

C

k

R

C

R

C

fc

Q

−

+

=

π

(7)

改定履歴 重要な注意事項 • 本書に記載された製品、及び、製品の仕様につきましては、製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであること を弊社営業担当、あるいは弊社特約店営業担当にご確認下さい。 • 本書に掲載された情報・図面の使用に起因した第三者の所有する特許権、工業所有権、その他の権 利に対する侵害につきましては、当社はその責任を負うものではありませんので、ご了承下さい。 • 本書記載製品が、外国為替及び、外国貿易管理法に定める戦略物資(役務を含む)に該当する場合、 輸出する際に同法に基づく輸出許可が必要です。 • 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締 役の書面による同意をお取り下さい。 • この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害 等の責任を一切負うものではありませんのでご了承下さい。 • お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承下さい。 Date (YY/MM/DD) Manual Revision Board

Revision Reason Contents

(8)

1 A A SMUTE P/S ACKS D3V RSTN AVDD 4113_LRCK 4113_MCLK 4113_BICK AOUTL AOUTR 4113_SDTO SMUTE ACKS P/S DIF0 DIF0 AVDD AVDD VOP+ VOP-D3V Title

Size Document Number Rev Date: Sheet of AK4388A 0

AKD4388A-SA

A3 1 3 Friday, June 20, 2008 Title

AKD4388A-SA

A3 1 3 Friday, June 20, 2008 CSN CDTI CCLK BICK MCLK LRCK SDTI1 ACKS P/S SMUTE RSTN DEM DIF1 DIF0 MCLK LRCK SDATA BICK

R5,R8,R9,R10,C9 Setting for AK4384/4387/4388/4388A

AK4388, AK4388A AK4387 AK4384 # 9 # 15 DIF1 DEM NC DVDD P/S DZFR R5 C9 R10 R8 NC NC 0-ohm NC R9 0-ohm 0-ohm 0.1u NC NC NC NC NC NC 0-ohm NC + C2 470u + C2 470u R8 NC R8 NC + C8 10u + C8 10u R3 100 R3 100 R1 5.1 R1 5.1 R14 470 R14 470 PORT1 uP-I/F PORT1 uP-I/F 10 8 6 4 2 1 3 5 7 9 R7 NC R7 NC R15 470 R15 470 C36 0.1u C36 0.1u R26 NC R26 NC R28 NC R28 NC R57 NC R57 NC C9 NC C9 NC R2 100 R2 100 R4 100 R4 100 PORT2 EXT PORT2 EXT 1 2 3 4 5 6 7 8 9 10 R25 5.1 R25 5.1 C5 NC C5 NC R5 NC R5 NC U4 74LVC157 U4 74LVC157 1A 2 _1Y 4 1B 3 2A 5 _2Y 7 2B 6 3A 11 _3Y 9 3B 10 4A 14 _4Y 12 4B 13 A/B 1 G 15 VCC 16 GND 8 R30 NC R30 NC + C7 10u + C7 10u T1 NJM78M05FA T1 NJM78M05FA OUT 3 GND 2 IN 1 R10 0 R10 0 R12 10k R12 10k R21 10k R21 10k SW1 SW DIP-4 SW1 SW DIP-4 1 2 3 4 8 7 6 5 R29 10k R29 10k SW2 SW DIP-4 SW2 SW DIP-4 1 2 3 4 8 7 6 5 R24 10k R24 10k R19 10k R19 10k R23 10k R23 10k U1 AK4388A U1 AK4388A MCLK 1 BICK 2 SDTI 3 LRCK 4 RSTN 5 SMUTE 6 ACKS 7 DIF0 8 DZF 16 DEM 15 VDD 14 VSS 13 VCOM 12 AOUTL 11 AOUTR 10 DIF1 9 R11 10k R11 10k C20 NC C20 NC R18 10k R18 10k C4 10p C4 10p R20 10k R20 10k R17 10k R17 10k R27 NC R27 NC R22 10k R22 10k R62 NC R62 NC +C1 470u +C1 470u R16 470 R16 470 R6 0 R6 0 R61 0 R61 0 C6 0.1u C6 0.1u R9 0 R9 0 R13 10k R13 10k

(9)

A A VOP-VOP+ AOUTL AOUTR R33 22k R33 22k R32 910 R32 910 R41 3.3k R41 3.3k C19 390p C19 390p R31 910 R31 910 + C26 10u + C26 10u R59 NC R59 NC C22 100p C22 100p + C10 22u + C10 22u C30 0.1u C30 0.1u + C31 10u + C31 10u R43 20k R43 20k + C27 10u + C27 10u R45 220 R45 220 + -U3A NJM4580 + -U3A NJM4580 3 2 1 8 4 + C29 10u + C29 10u R48 0 R48 0 R36 1.8k R36 1.8k C18 390p C18 390p R44 20k R44 20k R47 0 R47 0 C12 100p C12 100p R46 220 R46 220 C24 NC C24 NC J2 MR-552LS J2 MR-552LS 2 3 1 C13 100p C13 100p + -U3B NJM4580 + -U3B NJM4580 5 6 7 8 4 R37 3.9k R37 3.9k R35 1.8k R35 1.8k C46 NC C46 NC J1 MR-552LS J1 MR-552LS 2 3 1 R42 3.3k R42 3.3k R58 NC R58 NC R39 3.9k R39 3.9k C45 NC C45 NC R40 3.9k R40 3.9k C16 NC C16 NC C17 NC C17 NC C28 0.1u C28 0.1u C15 390p C15 390p C25 NC C25 NC + C11 22u + C11 22u R34 22k R34 22k C23 100p C23 100p R38 3.9k R38 3.9k

(10)

1 A A RSTN 4113_MCLK 4113_BICK 4113_LRCK 4113_SDTO VOP+ D3V AVDD Title

Size Document Number Rev Date: Sheet of DIR 0

AKD4388A-SA

A3 3 3 Friday, June 20, 2008 H L OCKS1 OCKS1 OCKS0 OCKS0 L H H L L H 512fs@fs=32k/44.1k/48kHz 256fs@fs=88.2k/96kHz COAX 128fs@fs=176.4k/192kHz OPT Master Clock COAX 1 3 2 C39 0.1u C39 0.1u SW4 RSTN SW4 RSTN 2 1 3 C47 NC C47 NC C33 0.1u C33 0.1u C35 0.1u C35 0.1u L1 0 L1 0 1 2 uPC3533HF uPC3533HF OUT GND IN J3 MR-552LS J3 MR-552LS 2 3 1 C40 0.1u C40 0.1u C37 0.1u C37 0.1u R49 10k R49 10k JP1 RX JP1 RX C43 0.1u C43 0.1u R60 NC R60 NC PORT3 TORX173 PORT3 TORX173 OUT 1 VCC 3 GND 4 GND 2 6 6 5 5 R55 10k R55 10k + C41 10u + C41 10u R54 10k R54 10k U2 AK4113 U2 AK4113 DVDD 1 DVSS 2 TVDD 3 V/TX 4 XTI 5 XTO 6 PDN 7 R 8 AVDD 9 AVSS 10 RX1 11 RX2/DIF0 12 RX3/DIF1 13 RX4/DIF2 14 _INT1 17 P/SN 18 FS96/I2C 19 INT0 20 LRCK 21 SDTO 22 BICK 23 DAUX 24 MCKO2 25 MCKO1 26 OCKS0/CSN/CAD0 27 OCKS1/CCLK/SCL 28 CM1/CDTI/SDA 29 CM0/CDTO/CAD1 30 RX5 15 _RX6/IPS 16 R51 15k R51 15k R56 0 R56 0 R52 75 R52 75 R53 100 R53 100 C44 0.1u C44 0.1u INT0 INT0 D1 HSU119 D1 HSU119 2 1 R50 5.1 R50 5.1 + C38 10u + C38 10u C34 0.1u C34 0.1u SW3 OCKS SW3 OCKS 1 2 4 3 + C32 47u + C32 47u C42 0.1u C42 0.1u 74HC14 U5 74HC14 U5 VCC 14 GND 7 1A 1 2A 3 3A 5 4A 9 5A 11 6A 13 6Y 12 5Y 10 4Y 8 3Y 6 2Y 4 1Y 2