参考資料
STM32F103x6
STM32F103x8 STM32F103xB
32 ～ 128 KB Flash, USB, CAN, 7 x タ イ マ , 2 x ADC, 9 x 通信イ ン タ フ ェ ース内蔵
中容量パフ ォーマンス ・ ラ イ ン ARM ベース 32bit MCU
特徴
■ コ ア ： ARM 32bit CortexTM-M3 CPU – 最大動作周波数 72 MHz 0 ウェイト ・ ステート ・ メモリ ・ アクセス時 1.25 DMIPS/MHz (Dhrystone 2.1) 性能 – 単一サイ ク ル乗算及びハー ド ウ ェ ア除算 ■ メ モ リ – 32 ～ 128 Kbytes ま での Flash メ モ リ – 6 ～ 20 Kbytes ま での SRAM ■ ク ロ ッ ク 、 リ セ ッ ト 、 電源管理 – ア プ リ ケーシ ョ ン と I/O 用に 2.0 ～ 3.6 V の電源供給 – POR、 PDR、 プ ロ グ ラ ム可能な電圧検出器 (PVD ： programmable voltage detector) – 4 ～ 16 MHz 水晶発振子 – 内蔵 8 MHz 工場 ト リ ミ ン グ済み RC – 内蔵 40 kHz RC – CPU ク ロ ッ ク 用 PLL – 較正機能付 RTC 用 32 kHz オシ レ ー タ ■ 低消費電力
– SLEEP、 STOP、 STANDBY 各モー ド
– RTC 及びバックアップ ・ レジスタ用 VBAT 供給 ■ 2 x 12bit 、 1μs A/D コンバータ （最大 16 チャネル） – 変換範囲 ： 0 ～ 3.6 V – デ ュ アルサン プル及びホール ド 機能 – 温度セ ンサ ■ DMA – 7 チ ャ ネル DMA コ ン ト ロー ラ – ペ リ フ ェ ラ ルサポー ト ： タ イ マ、 ADC、 SPI、 I2C、 USART ■ 最大 80 個の高速 I/O ポー ト – 26/37/51/80 個の I/O、 16 個の外部割込み 上にすべて配置可能、 アナ ロ グ入力以外す べて 5V 耐性 ■ デバ ッ グ ・ モー ド – シ リ アル ・ ワ イ ヤ ・ デバ ッ グ （SWD:Serial wire debug) 及び JTAG イ ン タ フ ェ ース
■ 最大 7 個の タ イ マ – 最大 3 個の 16bit タイマ、 それぞれに最大 4 個の IC/OC/PWM またはパルス ・ カウンタ – 16bit、 6 チ ャ ネル高性能制御 タ イ マ ： PWM 出力、 デ ッ ド タ イ ム生成 と 緊急停止用に最 大 6 個のチ ャ ネル – 2 個のウ ォ ッ チ ド ッ グ ・ タ イ マ ( 独立型及び Window 型 ) – SysTick タ イ マ ： 24bit ダウ ン ・ カ ウ ン タ ■ 最大 9 個の通信イ ン タ フ ェ ース – 最大 2 個の I2C イ ン タ フ ェ ース (SMBus/PMBus) – 最大 3 個の USART (ISO 7816 イ ン タ フ ェ ー ス、 LIN、 IrDA 対応、 モデム制御 ) – 最大 2 個の SPI(18 Mbit/s) – CAN イ ン タ フ ェ ース (2.0B ア ク テ ィ ブ ) – USB 2.0 フルス ピー ド ・ イ ン タ フ ェ ース ■ CRC 演算ユニ ッ ト 、 96bit ユニー ク ID ■ ECOPACK®パ ッ ケージ 表 1. デバイ スの種類 リ フ ァ レ ン ス名 品名 STM32F103x6 STM32F103C6、 STM32F103R6、 STM32F103T6 STM32F103x8 STM32F103C8、 STM32F103R8、 STM32F103V8、 STM32F103T8 STM32F103xB STM32F103RB、 STM32F103VB、 STM32F103CB LQFP64 10 x 10 mm LQFP100 14 x 14 mm LQFP48 7 x 7 mm BGA100 10 x 10 mm VFQFPN36 6 × 6 mm
目次 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
目次
1
は じ めに . . . 7
2
詳細 . . . 7
2.1
デバイ スの概要 . . . 8
2.2
フ ァ ミ リ と し ての完全互換 . . . 9
2.3
概要 . . . 10
3
ピ ンの詳細 . . . 18
4
メ モ リ ・ マ ッ ピ ン グ. . . 27
5
電気的特性 . . . 28
5.1
テ ス ト 条件 . . . 28
5.1.1 最小値 と 最大値 . . . 28 5.1.2 標準値 . . . 28 5.1.3 標準カ ーブ . . . 28 5.1.4 負荷容量 . . . 28 5.1.5 ピ ン入力電圧 . . . 28 5.1.6 電源供給図 . . . 29 5.1.7 消費電流測定 . . . 305.2
絶対最大定格 . . . 30
5.3
動作条件 . . . 31
5.3.1 一般動作条件 . . . 31 5.3.2 パワー ・ ア ッ プ / パワー ・ ダウ ン時の動作条件 . . . 32 5.3.3 内蔵 リ セ ッ ト 及び電源制御ブ ロ ッ ク 特性 . . . 32 5.3.4 内部基準電圧 . . . 34 5.3.5 供給電流特性 . . . 34 5.3.6 外部 ク ロ ッ ク ・ ソ ース特性 . . . 43 5.3.7 内部 ク ロ ッ ク ・ ソ ース特性 . . . 46 5.3.8 PLL 特性 . . . 48 5.3.9 メ モ リ 特性 . . . 48 5.3.10 EMC 特性 . . . 49 5.3.11 絶対最大定格 （電磁感度） . . . 51 5.3.12 I/O ポー ト 特性. . . 52STM32F103x6, STM32F103x8, STM32F103xB 目次
参考資料
5.3.13 NRST ピ ン特性. . . 55
5.3.14 TIM タ イ マ特性 . . . 56
5.3.15 通信イ ン タ フ ェ ース . . . 57
5.3.16 CAN (controller area network) イ ン タ フ ェ ース. . . 62
5.3.17 12bit ADC 特性 . . . 63 5.3.18 温度セ ンサ特性 . . . 67
6
パ ッ ケージ特性 . . . 68
6.1
パ ッ ケージ ・ デー タ . . . 68
6.2
熱特性 . . . 75
6.2.1 参考 ド キ ュ メ ン ト . . . 75 6.2.2 温度範囲対応製品の選択 . . . 767
注文情報概要 . . . 78
7.1
フ ァ ミ リ 製品の展開 . . . 78
8
変更履歴 . . . 79
表一覧 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
表一覧
表 1. デバイ スの種類 . . . 1 表 2. デバイ スの特徴 と ペ リ フ ェ ラ ル (STM32F10xxx 中容量パ フ ォ ーマ ン ス ・ ラ イ ン） . . . 8 表 3. STM32F103xx フ ァ ミ リ . . . 9 表 4. ピ ンの定義 . . . 22 表 5. 電圧特性 . . . 30 表 6. 電流特性 . . . 31 表 7. 熱特性 . . . 31 表 8. 一般的な動作条件 . . . 31 表 9. パワー・アップ / パワー・ダウン時の動作条件 . . . 32 表 10. 内蔵リセット及び電源制御ブロック特性. . . 33 表 11. 内部基準電圧 . . . 34 表 12. Flash か らのデー タ ・ プ ロ セス動作 コ ー ド に よ る Run モー ド での最大消費電流 . . . 35 表 13. RAM か らのデー タ ・ プ ロ セス動作 コ ー ド に よ る Run モー ド での最大消費電流 . . . 35表 14. Flash または RAM か ら の コ ー ド 動作に よ る SLEEP モー ド の最大消費電流 . . . 37
表 15. STOP 及び STANDBY モー ド の標準 と 最大消費電流 . . . 38
表 16. Flash か らのデー タ ・ プ ロ セス動作 コ ー ド に よ る Run モー ド での標準消費電流 . . . 40
表 17. Flash または RAM か ら のデー タ ・ プ ロ セス動作 コ ー ド に よ る SLEEP モー ド の標準消費電流 . . . 41 表 18. ペ リ フ ェ ラ ル消費電流 . . . 42 表 19. 高速外部ユーザ ・ ク ロ ッ ク 特性 . . . 43 表 20. 低速外部ユーザ ・ ク ロ ッ ク 特性 . . . 43 表 21. HSE 4 ～ 16 MHz オシ レー タ 特性. . . 45 表 22. LSE オシ レー タ 特性 (fLSE = 32.768 kHz) . . . 46 表 23. HSI オシ レ ー タ 特性 . . . 47 表 24. LSI オシ レ ー タ 特性 . . . 47 表 25. 低電力モー ド ・ ウ ェ ー ク ア ッ プ時間. . . 48 表 26. PLL 特性 . . . 48 表 27. Flash メ モ リ 特性 . . . 48 表 28. Flash メ モ リ の書き換え回数 と 保持期間. . . 49 表 29. EMS 特性 . . . 50 表 30. EMI 特性. . . 50 表 31. ESD 絶対最大定格 . . . 51 表 32. 静電気感度 . . . 51 表 33. I/O 静的特性 . . . 52 表 34. 出力電圧特性 . . . 53 表 35. I/O AC 特性. . . 54 表 36. NRST ピ ン特性 . . . 55 表 37. TIMx 特性. . . 56 表 38. I2C 特性 . . . 57 表 39. SCL 周波数 (fPCLK1= 36 MHz.、 VDD = 3.3 V) . . . 58 表 40. SPI 特性. . . 59 表 41. USB ス タ ー ト ア ッ プ時間 . . . 61 表 42. USB DC 電気特性 . . . 62 表 43. USB: フルス ピー ド 電気的特性 . . . 62 表 44. ADC 特性 . . . 63 表 45. fADC = 14 MHz についての RAIN 最大値 . . . 64 表 46. ADC 精度 - 限定テ ス ト 条件 . . . 64 表 47. ADC 特性 . . . 65
STM32F103x6, STM32F103x8, STM32F103xB 表一覧
参考資料
表 48. TS 特性 . . . 67
表 49. VFQFPN36 6 x 6 mm、 0.5 mm ピ ッ チ、 パ ッ ケージ外形寸法デー タ . . . 69
表 50. LFBGA100 - low profile fine pitch ball grid array パ ッ ケージ外形寸法デー タ . . . 70
表 51. LQPF100 - 100 ピ ン low-profile quad flat パ ッ ケージ外形寸法デー タ . . . 72
表 52. LQFP64 - 64 ピ ン low-profile quad flat パ ッ ケージ外形寸法デー タ . . . 73
表 53. LQFP48 - 48 ピ ン low-profile quad flat パ ッ ケージ外形寸法デー タ . . . 74
表 54. 熱特性 . . . 75
図一覧 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
図一覧
図 1. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン ブ ロ ッ ク図 . . . 16 図 2. ク ロ ッ ク 構成図 . . . 17 図 3. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン BGA100 ボールピ ン配置 . . . 18 図 4. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン LQFP100 ピ ン配置 . . . 19 図 5. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン LQFP64 ピ ン配置 . . . 20 図 6. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン LQFP48 ピ ン配置 . . . 20 図 7. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン VFQFPN36 ピ ン配置 . . . 21 図 8. メ モ リ ・ マ ッ プ . . . 27 図 9. ピ ン負荷条件 . . . 29 図 10. ピ ン入力電圧 . . . 29 図 11. 電源供給図 . . . 29 図 12. 消費電流測定図 . . . 30 図 13. Run モー ド の標準消費電流 対 周波数 (3.6 V 動作時） -RAM か らのデー タ ・ プ ロ セス動作 コ ー ド 、 ペ リ フ ェ ラルはイ ネーブル. . . 36 図 14. Run モー ド の標準消費電流 対 周波数 (3.6 V 動作時） -RAM か らのデー タ ・ プ ロ セス動作 コ ー ド 、 ペ リ フ ェ ラルはデ ィ セーブル. . . 36 図 15. VDD = 3.3 V と 3.6V 動作時の Run モー ド の レギ ュ レ ー タ 付 STOP モー ド 標準消費電流 対 温度. . . 38 図 16. VDD = 3.3 V と 3.6V 動作時の低電力モー ド の レギ ュ レ ー タ 付 STOP モー ド 消費電流 対 温度 . . . 39 図 17. VDD = 3.3 V と 3.6V 動作時のの STANDBY モー ド 標準消費電流 対 温度 . . . 39 図 18. 高速外部 ク ロ ッ ク ・ ソ ース AC タ イ ミ ン グ図 . . . 44 図 19. 低速外部 ク ロ ッ ク ・ ソ ース AC タ イ ミ ン グ図 . . . 44 図 20. 8MHz ク リ ス タ ルでの標準ア プ リ ケーシ ョ ン . . . 45 図 21. 32.768 kHz ク リ ス タ ルでの標準ア プ リ ケーシ ョ ン . . . 46 図 22. I/O AC 特性の定義. . . 55 図 23. NRST ピ ン保護のための推奨条件 . . . 56 図 24. I2C バス AC 波形 と 測定回路 . . . 58 図 25. SPI タ イ ミ ン グ図 - ス レ ーブ ・ モー ド と CPHA = 0 . . . 60 図 26. SPI タ イ ミ ン グ図 - ス レ ーブ ・ モー ド と CPHA = 1(1) . . . 60 図 27. SPI タ イ ミ ン グ図 - マス タ ・ モー ド(1). . . 61 図 28. USB タ イ ミ ン グ ： デー タ 信号の立上が り と 立下 り 時間の定義 . . . 62 図 29. ADC 精度特性 . . . 65 図 30. ADC を使用する一般的な接続図 . . . 66 図 31. 電源供給 と デ カ ッ プ リ ン グ （VREF+を VDDAへの接続な し ）. . . 66 図 32. 電源供給 と デ カ ッ プ リ ン グ （VREF+を VDDAへ接続） . . . 67 図 33. VFQFPN36 6 x 6 mm、 0.5 mm ピ ッ チ、 外形寸法(1). . . 69 図 34. 推奨 フ ッ ト プ リ ン ト (1)(2)(3). . . 69図 35. LFBGA100 - low profile fine pitch ball grid array パ ッ ケージ外形寸法 . . . 70
図 36. 推奨 PCB 設計ルール (0.80/0.75 mm ピ ッ チ BGA) . . . 71
図 37. LQFP100 - 100 ピ ン low-profile quad flat パ ッ ケージ外形寸法 . . . 72
図 38. 推奨 フ ッ ト プ リ ン ト (1) . . . 72
図 39. LQFP64 - 64 ピ ン low-profile quad flat パ ッ ケージ外形寸法. . . 73
図 40. 推奨 フ ッ ト プ リ ン ト (1) . . . 73
図 41. LQFP48 - 48 ピ ン low-profile quad flat パ ッ ケージ外形寸法 . . . 74
図 42. 推奨 フ ッ ト プ リ ン ト (1) . . . 74
STM32F103x6, STM32F103x8, STM32F103xB は じ めに
参考資料
1
は じ めに
こ のデー タ シー ト には STM32F103x6、 STM32F103x8 、 STM32F103xB 中容量パ フ ォ ーマ ン ス ・ ラ イ ンの マ イ ク ロ コ ン ト ロー ラ についての注文情報や外形寸法な どが記載 さ れていま す。 ST マ イ ク ロ エ レ ク ト ロ ニ ク ス STM32F103xx フ ァ ミ リ 全体の詳細に関 し ては セ ク シ ョ ン 2.2: フ ァ ミ リ と し ての完全互換を参照 し て く だ さ い。 中容量 STM32F103xx デー タ シー ト は、 中容量及び大容量 STM32F10xxx リ フ ァ レ ン ス ・ マ ニ ュ アル と と も に読み進めて く だ さ い。 この リ フ ァ レ ン スマニ ュ アル と Flash プ ログ ラ ミ ング ・ マニ ュ アルは ST マ イ ク ロ エ レ ク ト ロ ニ ク スのウ ェ ブサイ ト www.st.com か ら入手する こ と が出来ます。 また、 CortexTM-M3 コ アについての さ ら に詳 し い情報については、 以下の www.arm.com の ウ ェ ブサイ ト か ら提供 さ れてい る 『 CortexTM-M3 テ ク ニ カル ・ リ フ ァ レ ン ス ・ マニ ュ ア ル』 を参照 し て く だ さ い。 http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/2
詳細
STM32F103x6、 STM32F103x8、 STM32F103xB パ フ ォ ーマ ン ス ・ ラ イ ン フ ァ ミ リ は 72MHz の 周波数で動作する高性能 ARM CortexTM-M3 32bit RISC コ ア を中心に、 高速動作の内蔵 メ モ リ ( 最大 128 Kbyte の Flash メ モ リ と 最大 20Kbyte の SRAM) 及び、 エ ンハン ス ト I/O と ペ リ フ ェ ラ ルが 2 本の APB バスに接続 さ れています。 すべてのデバイ スには、 2 個の 12bit ADC、 3 個の汎用 16bit タ イ マ、 1 個の PWM タ イ マが搭載 さ れています。 また、 標準通信 及び高機能イ ン タ フ ェ ース と し て最大 2 個の I2C 及び SPI、 3 個の USART、 USB、 CAN も 搭載 し ています。 STM32F103xx 中容量パ フ ォ ーマ ン ス ・ ラ イ ン フ ァ ミ リ は 2.0 ～ 3.6V の電圧範囲で動作 し ます。 また、 -40 ～ +85 ℃の温度範囲 と -40 ～ +105 ℃の拡張温度範囲の製品があ り ます。 電力セーブ ・ モー ド を使用する こ と に よ り 、 低電力ア プ リ ケーシ ョ ンの設計が可能です。 STM32F103xx 中容量パ フ ォ ーマ ン ス ・ ラ イ ン フ ァ ミ リ には 36 ピ ン～ 100 ピ ン ま での 5 つ の異な る種類のパ ッ ケージが用意 さ れています。 以下の説明は、 異な るペ リ フ ェ ラ ルの セ ッ ト のデバイ ス を選択する ために、 こ の フ ァ ミ リ で提案 さ れている ペ リ フ ェ ラ ルの概要 にな り ます。 下記の特徴は STM32F103xx 中容量パ フ ォ ーマ ン ス ・ ラ イ ン マ イ ク ロ コ ン ト ロー ラ ・ フ ァ ミ リ が幅広いア プ リ ケーシ ョ ン に対応 し てい る こ と 示 し ています。 ： ● モー タ 駆動 と ア プ リ ケーシ ョ ン制御 ● 医療機器、 ハン ド ヘル ド 機器 ● PC 周辺機器、 ゲーム機器、 GPS プ ラ ッ ト フ ォ ーム ● 産業機器 ： PLC、 イ ンバー タ 、 プ リ ン タ 、 スキ ャ ナ ● 警報シ ス テム、 ビデオ イ ン タ ーホ ン、 HVAC 図 1 はデバイ ス フ ァ ミ リ の標準ブ ロ ッ ク図です。詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
2.1
デバイ ス概要
表 2. デバイスの特徴とペリフェラル (STM32F10xxx 中容量パフォーマンス ・ ライン） ペ リ フ ェ ラ ル STM32F103Tx STM32F103Cx STM32F103Rx STM32F103Vx Flash - Kbytes 32 64 32 64 128 32 64 128 64 128 SRAM - Kbytes 10 20 10 20 20 10 20 20 タ イ マ 汎用 2 3 2 3 3 2 3 3 高機能制御 1 1 1 1 通 信 SPI 1 1 1 2 2 1 2 2 I2C 1 1 1 2 2 1 2 2 USART 2 2 2 3 3 2 3 3 USB 1 1 1 1 1 1 1 1 CAN 1 1 1 1 1 1 1 1 GPIO 26 37 51 80 12bit 同期型 ADC チ ャ ネル数 2 10 チ ャ ネル 2 10 チ ャ ネル 2 16 チ ャ ネル CPU 周波数 72 MHz 動作電圧 2.0 ～ 3.6 V 動作温度 周囲温度 ： -40 ～ +85 ℃ /-40 ～ +105 ℃ ( 表 8を参照 ) ジ ャ ン ク シ ョ ン温度 ： -40 ～ +125 ℃ （表 8を参照 ) パ ッ ケージ VFQFPN36 LQFP48 LQFP64 LQFP100、 BGA100STM32F103x6, STM32F103x8, STM32F103xB 詳細
参考資料
2.2
フ ァ ミ リ と し ての完全互換
STM32F103xx は、 完全な ピ ン配置、 ソ フ ト ウ ェ ア、 機能互換を持つ フ ァ ミ リ 製品にな り ま す。 リ フ ァ レ ン ス ・ マニ ュ アルでは STM32F103x6、 STM32F103x8、 STM32F103xB を中容 量デバイ ス と 定義 し 、 STM32F103xC、 STM32F103xD、 STM32F103xE を大容量デバイ ス と し て定義 し ています。 大容量デバイ スは中容量 STM32F103x6/8/B デバイ スの拡張版にな り ます。 こ れ らのデバ イ スは STM32F103xC/D/E のデー タ シー ト に記載 さ れています。 大容量 STM32F103xx デバ イ スは、 よ り 大容量の Flash メ モ リ と RAM を搭載 し てお り 、 SDIO、 FSMC、 I2S や DAC な どのペ リ フ ェ ラ ルを搭載 し ています。 また、 フ ァ ミ リ 内の他の製品 と は完全互換機能を 持 っ ています。 STM32F103xC、 STM32F103xD、 STM32F103xE は、 STM32F103x6、 STM32F103x8 、 STM32F103xB のデバイ スは、 こ れ ら のデバイ ス間で直接置き換え る こ と が出来ます。 こ れ に よ り ユーザが製品を開発 し ている間、 異な る メ モ リ サイ ズや機能を効率的に置き換え る こ と が出来る自由度を提供を し ます。 表 3. STM32F103xx フ ァ ミ リ ピ ン数 メ モ リ ・ サイ ズ 中容量 STM32F103xx デバイ ス 大容量 STM32F103xx デバイ ス 32 KB Flash 64 KB Flash 128 KB Flash 256 KB Flash 384 KB Flash 512 KB Flash 10 KB RAM 20 KB RAM 20 KB RAM 48 KB RAM 64 KB RAM 64 KB RAM144 5 × USART
4 × 16-bit タ イ マ、 2 × 基本 タ イ マ 3 × SPI、 2 × I2S、 2 × I2Cs
USB、 CAN、 2 × PWM タ イ マ 3 × ADC、 1 × DAC、 1 × SDIO FSMC (100 及び 144 ピ ン )
100 3 × USART
3 × 16-bit タ イ マ 2 × SPI、 2 ×I2C、 USB、 CAN、 1 × PWM タ イ マ 2 × ADC 64 2 × USART2 × 16-bit タ イ マ 1 × SPI、 1 × I2C、 USB、 CAN、 1 × PWM タ イ マ 2 × ADCs 48 36
詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
2.3
概要
内蔵 Flash と SRAM 搭載 ARM
®Cortex
TM-M3 コ ア
ARM CortexTM-M3 プ ロ セ ッ サは組込みシ ス テム向け ARM プ ロ セ ッ サの最新製品です。 ピ ン数の削減 と 低消費電力に対応 し た MCU を実装する必要性があ る低価格プ ラ ッ ト フ ォ ー ムに提供する こ と を目的に開発 さ れま し た。 また、 優れた計算機性能 と 割込みに対する高 機能な シ ス テム ・ レ スポ ン スが提供 さ れています。
ARM CortexTM-M3 32bit RISC プ ロ セ ッ サは優れた コ ー ド 効率を特徴 と し 、 ARM コ アか ら の 高性能を提供 し ます。 8bit 及び 16bit デバイ ス並みの メ モ リ ・ サイ ズで ARM コ アに期待 さ れている高性能を提供する こ と がで き ます。 STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン フ ァ ミ リ には組込み向け ARM コ ア を搭載 し てお り 、 そのため、 すべての ARM ツール と ソ フ ト ウ ェ アに互換性を持 っ ています。 図 1 はデバイ ス フ ァ ミ リ の一般的な ブ ロ ッ ク 図を示 し ています。
内蔵 Flash メ モ リ
最大 128Kbyte の内蔵 Flash メモリがプログラムとデータの保存のために搭載されています。CRC (cyclic redundancy check ： 巡回冗長検査 ) 演算ユニ ッ ト
CRC (cyclic redundancy check) 演算ユニ ッ ト は 32bit デー タ ・ ワー ド と 固定 さ れた生成多項 式か ら CRC コ ー ド を取得 し ます。 ア プ リ ケーシ ョ ン間において、 CRC ベースの技術はデー タ 転送やス ト レージの正当性を検 証する ために使用 さ れます。 また、 EN/IEC 60335-1 に よ り 、 こ の技術は Flash メ モ リ の正 当性を確認する ために使用 さ れます。 CRC 演算ユニ ッ ト は、 リ ン ク ・ タ イ ム時の リ フ ァ レ ン ス符号の比較や提供 さ れた メ モ リ ロ ケーシ ョ ンの保存を行 う ために、 その実行で ソ フ ト ウ ェ アの符号の計算を支援 し ます。
内蔵 SRAM
最大 20Kbyte の内蔵 SRAM は 0 ウ ェ イ ト ・ ス テー ト の CPU ク ロ ッ ク ・ ス ピー ド で ア ク セ ス （読込み / 書込み） で き ます。
ネス ト 化 （階層） さ れたベ ク タ 割込み コ ン ト ロー ラ
（NVIC: Nested Vectored Interrupt Controller）
STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン に内蔵 さ れている ネス ト 化 （階層） さ れたベ ク タ 割 込み コ ン ト ロー ラ は、 最大 43 のマス ク 可能な割込みチ ャ ネル （CortexTM-M3 の 16 割込み ラ イ ンは含まれない） と 16 の優先レ ベルを処理する こ と がで き ます。 ● 密結合の NVIC は低遅延の割込みプ ロ セス を提供 ● 割込みエ ン ト リ ・ ベ ク タ ・ テーブル ・ ア ド レ スは直接 コ アへパス ● 密結合の NVIC コ ア イ ン タ フ ェ ース ● 割込みの迅速な処理が可能 ● 遅延優先割込み処理 ● テ イル－チ ェ イ ニ ン グ をサポー ト ● プ ロ セ ッ サ ・ ス テー ト を自動的に保存 ● 割込みエ ン ト リ は命令オーバーヘ ッ ド 無 し で割込みか ら リ ス ト ア このハードウェア ・ ブロックは柔軟な割込み管理機能により最小の割込み遅延時間で済みます。
STM32F103x6, STM32F103x8, STM32F103xB 詳細
参考資料
外部割込み / イ ベン ト コ ン ト ロー ラ （EXTI ： External interrupt/event controller）
19 本のエ ッ ジ検出 ラ イ ン で構成 さ れてい る外部割込み / イ ベ ン ト ・ コ ン ト ロー ラ は、 割込 み / イ ベ ン ト ・ リ ク エ ス ト を生成する ために使用 さ れます。 それぞれのラ イ ンは ト リ ガ ・ イ ベ ン ト （立上 り エ ッ ジ、 立下 り エ ッ ジ、 両エ ッ ジ） を選択で き る よ う に独立 し て構成す る こ と がで き、 個別にマス ク する こ と も 可能です。 ペンデ ィ ン グ ・ レ ジ ス タ に割込み リ ク エ ス ト のス テー タ スが保持 さ れます。 EXTI は、 内部 APB2 ク ロ ッ ク周波数よ り 低いパルス 幅の外部ラ イ ン を検出する こ と が可能です。 最大 80 個の GPIO が 16 本の外部割込みラ イ ン に接続 さ れています。
ク ロ ッ ク と ス タ ー ト ア ッ プ
シ ス テム ク ロ ッ クの選択はス タ ー ト ア ッ プ時に実行 さ れますが、 内部 RC 8MHz の発振器 が リ セ ッ ト 時に CPU ク ロ ッ ク のデ フ ォル ト と し て選択 さ れます。 外部か ら 4 ～ 16 MHz の ク ロ ッ ク を選択する こ と がで き、 発振状態を監視する こ と が可能です。 発振を検出する と 、 シ ス テムは内部 RC 発振器へ戻る ために自動的にス イ ッ チ し ます。 また、 イ ネーブル の場合は ソ フ ト ウ ェ ア割込みが生成 さ れます。 同様に、 PLL ク ロ ッ ク ・ エ ン ト リ の割込み 管理は必要に応 じ て利用する こ と がで き ます。 （例えば、 間接的に使われた外部 ク リ ス タ ル、 発振子、 発振器の故障な ど )複数のプ リ スケー ラ は、 AHB 周波数、 高速 APB(APB2)、 低速 APB （APB1） ド メ イ ン を構 成する こ と がで き ます。 AHB と 高速 APB ド メ イ ンの最大周波数は 72MHz で、 低速 APB ド
メ イ ンの最大周波数は 36MHz にな り ます。 ク ロ ッ ク 構成図についての詳細は 図 2 を参照 し て く だ さ い。
ブー ト ・ モー ド
ス タ ー ト ア ッ プ時、 ブー ト ピ ンは 3 つのブー ト ・ オプ シ ョ ンの １ つ を選択する ために使わ れます。 ： ● ユーザ Flash か らのブー ト ● シ ス テム メ モ リ か ら のブー ト ● 内蔵 SRAM か ら のブー ト ブー ト ・ ローダはシ ス テム メ モ リ に配置 さ れて ます。 USART1 を使用する こ と に よ り Flash メ モ リ を再プ ロ グ ラ ムするのに使われます。 詳細に関 し ては AN2606 を参照 し て く だ さ い。電源供給
● VDD ＝ 2.0 ～ 3.6 V ： I/O と 内部レギ ュ レ ー タ に対する外部電源供給 VDD ピ ンか ら 外部経由で電源供給 し ます。● VSSA、VDDA ＝ 2.0 ～ 3.6 V ： ADC、 リ セ ッ ト ・ ブ ロ ッ ク 、 RC、 PLL （ADC を使用する場
合、 VDDA へ印加 さ れる最小限の電圧は 2.4 V） に対する外部アナ ロ グ電源供給 VDDA と VSSA は、 それぞれ VDD と VSSに接続する必要があ り ます。 ● VBAT＝ 1.8 ～ 3.6 V ： VDD が供給 さ れていない場合の RTC、 外部 ク ロ ッ ク 32 kHz オシ レ ー タ 及びバ ッ ク ア ッ プ ・ レ ジ ス タ （パワー ・ ス イ ッ チ経由で） についての電源供給 電源ピ ンの接続についての詳細は 図 11: 電源供給図を参照 し て く だ さ い。
電源供給監視
こ のデバイ スには、 統合 さ れたパワー ・ オ ン ・ リ セ ッ ト (POR)/ パワー ・ ダウ ン ・ リ セ ッ ト (PDR) の回路が搭載 さ れています。 通常はア ク テ ィ ブ で、 2V か ら の正 し い動作を確実 に開始 し ます。 VDDは VPOR/PDRの指定 さ れたス レ シ ョ ル ド 以下にな る場合は、 外付けの リ セ ッ ト 回路を必要 と する こ と な く リ セ ッ ト ・ モー ド を維持 し ます。詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
デバイ スには VDD/VDDA電源供給を監視や VDDと VPVDス レ シ ョ ル ド を比較する プ ロ グ ラ ム可能な電圧検出器 （PVD ： Programmable voltage detector) が内蔵 さ れています。 VDD/VDDA が VPVDを下回る、 及び / または、 VDD/VDDA が VPVDス レ シ ョ ル ド を上回る場 合、 VDD/VDDA に割込みを生成する こ と が可能です。 割込みサービ ス ・ ルーチ ンはその後、 警告 メ ッ セージ を出 し 、 及び / または、 MCU を セー フ ・ ス テー ト に し ます。 PVD は ソ フ ト ウ ェ アに よ り イ ネーブルにな り ます。 VPOR/PDR 及び VPVDの値については、表 10: 内蔵 リ セ ッ ト 及び電源制御ブ ロ ッ ク特性 を参 照 し て く だ さ い。
電圧レギ ュ レー タ
レギ ュ レ ー タ には、 メ イ ン （MR)、 低電力 （LPR)、 パワーダウ ンの 3 つのオペ レ ーシ ョ ン モー ド があ り ます。 ● MR は Run モー ド で使用 ● LPR は STOP モー ド で使用 ● パワー ・ ダウ ンは STANDBY モー ド で使用 ： レギ ュ レ ー タ 出力はハイ ・ イ ン ピーダ ン ス ： 消費電力 ０ で カ ーネル回路はパワー ・ ダウ ン し ます。 （レ ジ ス タ と SRAM の内容 は消失） こ のレ ギ ュ レー タ は、 リ セ ッ ト 後は常に イ ネーブル と な り ます。 STANDBY モー ド では デ ィ セーブルにな り 、 ハイ ・ イ ン ピーダ ン ス出力が提供 さ れます。低電力モー ド
STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ンは、 低消費電流、 シ ョ ー ト ・ ス タ ー ト ア ッ プ時間、 ウ ェ ー ク ア ッ プ ・ ソ ースの対応について、 最適な状態を達成する ために 3 つの低電力モー ド をサポー ト し ます ： ● SLEEP モー ド SLEEP モー ド では、 CPU のみが停止 し ます。 すべてのペ リ フ ェ ラルは動作を続けま すが、 割込み / イ ベ ン ト が発生 し た と き に CPU を ウ ェ ー ク ア ッ プ で き ます。 ● STOP モー ド STOP モー ド は、 SRAM と レ ジ ス タ の内容を保持 し ている間、 最 も低い消費電力を実 現 し ます。 1.8V ド メ イ ン ですべての ク ロ ッ ク は停止 し 、 PLL、 HSI RC、 HSE 水晶発振 子はデ ィ セーブルにな り ます。 電圧レ ギ ュ レ ー タ は ノ ーマルモー ド か低消費モー ド の ど ち らかにする こ と がで き ます。 デバイ スはいずれかの EXTI ラ イ ン に よ り STOP モー ド から ウ ェ ー ク ア ッ プする こ と がで き ます。 EXTI ラ イ ンの ソ ースは、 16 の外部 ラ イ ン、 PVD 出力、 RTC ア ラ ーム、 USB ウ ェ ー ク ア ッ プの １ つにな り ます。 ● STANDBY モー ド STANDBY モー ド は、 最 も 低い消費電力にな り ます。 1.8V ド メ イ ン全体が電源を切 ら れる よ う に、 内部電圧レギ ュ レ ー タ はス イ ッ チ ・ オ フ さ れます。 また、 PLL、 HSI RC、 HSE 水晶発振子 も ス イ ッ チ ・ オ フ さ れます。 STANDBY モー ド に入る と 、 SRAM と レ ジ ス タ の内容はバ ッ ク ア ッ プ領域 と STANDBY 回路についてのレ ジ ス タ を除いて失わ れます。デバイ スは外部 リ セ ッ ト （NRST ピ ン）、 IWDG リ セ ッ ト 、 WKUP ピ ン上での立上が り エ ッ ジ、 も し く は RTC ア ラ ームが発生する場合、 STANDBY モー ド か ら終了 し ます。
注意 RTC、 IWDG と 対応する ク ロ ッ ク ・ ソ ースは、 STOP または STANDBY モー ド に入っ て も停 止する こ と はで き ません。
STM32F103x6, STM32F103x8, STM32F103xB 詳細
参考資料
DMA
フ レキシ ブルな ７ チ ャ ネルの汎用 DMA は、 メ モ リ － メ モ リ 間、 ペ リ フ ェ ラ ル－ メ モ リ 間、 メ モ リ －ペ リ フ ェ ラ ル間の転送を管理する こ と がで き ます。 コ ン ト ロー ラ が転送を し てい て、 バ ッ フ ァ の終わ り ま で来る と 発生する割込みを避ける ために、 DMA コ ン ト ロー ラ は循 環バ ッ フ ァ をサポー ト し ます。 各々のチ ャ ネルは、 各々のチ ャ ネル上の ソ フ ト ウ ェ ア ・ ト リ ガ をサポー ト し 、 専用のハー ド ウ ェ ア DMA リ ク エ ス ト に接続 し ています。 構成は ソ フ ト ウ ェ アに よ っ て行われ、 転送 元 と 転送先の間の転送サイ ズは独立 し ていますDMA は、 SPI、 I2C、 USART、 汎用及び高機能制御 タ イ マ TIMx と ADC の メ イ ン ・ ペ リ フ ェ
ラルで使 う こ と がで き ます。
RTC (Real-Time Clock) と バ ッ ク ア ッ プ ・ レ ジ ス タ
RTC と バ ッ ク ア ッ プ ・ レ ジ ス タ は VDD電源か VBATピ ンのど ち らかの電源を供給する ス イ ッ チ を通 し て供給 さ れます。 VDD電源が提供 さ れていない場合は、 バ ッ ク ア ッ プ ・ レ ジ ス タ は 20 byte のユーザ ・ ア プ リ ケーシ ョ ン ・ デー タ を保存する ために 10 個の 16bit レ ジ ス タ を使用する こ と がで き ます。 リ アル タ イ ム ・ ク ロ ッ クは、 時計カ レ ン ダ機能を提供する適切な ソ フ ト ウ ェ ア を使用する こ と がで き る連続的に動作する カ ウ ン タ のセ ッ ト を提供 し 、 ア ラ ーム割込み と 定期的な割 込みを提供 し ます。 そのク ロ ッ ク 出力は 32.768 kHz 外部 ク リ ス タ ル、 発振子 も し く は発振 器で行われ、 内部低電力 RC 発振器 も し く は高速外部 ク ロ ッ クは 128 で分割 さ れます。 内 部低電力 RC は 40 kHz 標準周波数を持 っ ています。 RTC は、 通常の ク リ ス タ ルの偏差を補 償する ために外部 512 Hz 出力を使 っ て較正する こ と がで き ます。 RTC は、 比較レ ジ ス タ がア ラ ームを生成するのに使用する長時間測定について、 32bit のプ ロ グ ラ マ ブル ・ カ ウ ン タ を持 っ ています。 20bit プ リ スケー ラ は時間ベースの ク ロ ッ ク に使用 さ れ、 32.768 kHz の ク ロ ッ ク から 1 秒ベースの時間を生成するデ フ ォ ル ト 構成にな っ ています。独立型ウ ォ ッ チ ド ッ ク
独立型ウ ォ ッ チ ド ッ グは、 12bit ダウ ン ・ カ ウ ン タ と 8bit プ リ スケー ラ を基本 と し ていま す。 こ の独立型ウ ォ ッ チ ド ッ グは 40kHz の内部 RC か らの ク ロ ッ ク で動作 し 、 メ イ ン ・ ク ロ ッ ク か ら独立 し て動作 し ます。 また、 STOP と STANDBY モー ド で動作する こ と がで き ます。 問題が発生 し た場合には、 デバイ ス を リ セ ッ ト する ウ ォ ッ チ ド ッ グ と し て使用する か、 も し く はア プ リ ケーシ ョ ンが タ イ ム ・ アウ ト 管理のために フ リ ー ・ ラ ン ニ ン グ ・ タ イ マ と し て使用する こ と が可能です。 それは、 オプ シ ョ ン ・ バイ ト を使用 し て、 ハー ド ウ ェ ア も し く は ソ フ ト ウ ェ ア で設定する こ と がで き ます。 カ ウ ン タ は、 デバ ッ グ ・ モー ド 時に は停止する こ と がで き ます。Window 型ウ ォ ッ チ ド ッ ク
Window 型ウ ォ ッ チ ド ッ グは、 フ リ ー ・ ラ ン ニ ン グ と し て設定する こ と がで き る 7bit ダウ ン ・ カ ウ ン タ を基本 と し ています。 問題が発生 し た場合に、 デバイ ス を リ セ ッ ト する ウ ォ ッ チ ド ッ グ と し て使用する こ と がで き ます。 それは、 メ イ ン ・ ク ロ ッ ク か ら の ク ロ ッ ク で動作 し ます。 また、 早期ワーニ ン グ割込み機能を持 っ てお り 、 カ ウ ン タ はデバ ッ グ ・ モー ド 時には停止する こ と がで き ます。SysTick タ イ マ
こ の タ イ マは OS 用で標準ダウ ン ・ カ ウ ン タ と し て使用する こ と がで き ます。詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
機能は以下の と お り です。 ： ● 24bit ダウ ン ・ カ ウ ン タ ● 自動再ロー ド 機能 ● カ ウ ン タ が ０ にな る と マ ス ク 可能な シ ス テム割込みを生成 ● プ ロ グ ラ マ ブル ・ ク ロ ッ ク ・ ソ ース汎用 タ イ マ (TIMx)
STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ンのデバイ スには最大 3 個の同期型汎用 タ イ マが内蔵 さ れます。 こ れ ら の タ イ マは 16bit 自動再ロー ド ・ ア ッ プ / ダウ ン ・ カ ウ ン タ 、 16bit プ リ スケー ラ を基本 と し 、 入力キ ャ プ チ ャ / 出力比較、 PWM、 単一パルス ・ モー ド 出力につい て、 それぞれ 4 つの独立 し たチ ャ ネルを持 っ ています。 こ れ ら の機能は、 最 も大き なパ ッ ケージ では最大 12 の入力キ ャ プ チ ャ / 出力比較 /PWM が提供 さ れています。 こ れ ら は、 同期またはイ ベ ン ト ・ チ ェ イ ニ ン グのために タ イ マ ・ リ ン ク機能を経由 し て高機能制御 タ イ マ と と も に動作する こ と がで き ます。 カ ウ ン タ は、 デバ ッ グ ・ モー ド 時には停止する こ と がで き ます。 い く つかの標準 タ イ マは PWM 出力を生成する ために使 う こ と がで き ます。 それぞれの タ イ マは個別に DMA リ ク エ ス ト を生成 し ます。高機能制御 タ イ マ (TIM1 ： Advanced-control timer)
高機能制御 タ イ マ (TIM1) は、 6 チ ャ ネル上に三相 PWM マルチ プ レ ク サ と し て構成 さ れ、 デ ッ ド ・ タ イ マが内蔵 さ れてい る プ ロ グ ラ ム可能で補完的な PWM 出力を持 っ ています。 また、 完全な汎用 タ イ マ と し て使 う こ と も 可能です。 4 つの独立 し たチ ャ ネルは、 以下の 機能が使用で き ます。 ● 入力キ ャ プ チ ャ ● 出力比較 ● PWM 生成 ( エ ッ ジ も し く はセ ン タ ア ラ イ ン ・ モー ド ） ● 単一パルス モー ド 出力
標準 16bit タイマとして構成する場合は、 TIMx タイマと同じ機能を持っています。 16bit PWM 生 成器として構成する場合、 最大限の変調機能を使用することができます。 (0 ～ 100%) カ ウ ン タ は、 デバ ッ グ ・ モー ド 時には停止する こ と がで き ます。 多 く の特長が、 同 じ アーキテ ク チ ャ を持 っ た標準的な TIM タ イ マの機能 と 共有 し ていま す。 そのため、 高機能制御 タ イ マは、 同期またはイ ベ ン ト ・ チ ェ イ ニ ン グのために タ イ マ ・ リ ン ク 機能を通 し て TIM タ イ マ と と も に動作する こ と がで き ます。
I
2C バス
最大 2 個の I2C バス ・ イ ン タ フ ェ ースは、 マルチマ ス タ ・ モー ド 及びス レーブ ・ モー ド で 動作する こ と がで き、 標準モー ド 、 高速モー ド をサポー ト し ています。 こ のイ ン タ フ ェ ースはデ ュ アル ・ ス レ ーブ ・ ア ド レ ッ シ ン グ (7bit のみ ) 及びマ ス タ ・ モー ド で、 7/10bit ア ド レ ッ シ ン グ をサポー ト し 、 ハー ド ウ ェ ア CRC 生成 / 検証機能を内蔵 し ています。こ れ ら は DMA に よ り 動作 し 、 SM Bus 2.0/PM Bus をサポー ト し ています。
USART (Universal synchronous/asynchronous receiver transmitter)
USART イ ン タ フ ェ ースの １ つは最大 4.5 Mbit/s で通信を行 う こ と がで き ます。 その他のイ ン タ フ ェ ースは最大 2.25Mbit/s で通信を行 う こ と がで き ます。 こ れ らは CTS 及び RTS 信 号のハー ド ウ ェ ア管理機能を内蔵 し ている ため、 IrDA SIR ENDEC サポー ト 、 ISO7816 互換、 LIN マ ス タ / ス レーブ互換機能を持 っ ています。
STM32F103x6, STM32F103x8, STM32F103xB 詳細
参考資料
すべての USART イ ン タ フ ェ ースは DMA コ ン ト ロー ラ に よ り 動作 さ せる こ と がで き ます。
SPI (Serial peripheral interface )
最大 2 個の SPI は、 全二重及び単方向通信モー ド で ス レ ーブ及びマ ス タ ・ モー ド は最大 18 Mbits/s の速度で通信する こ と がで き ます。 3bit プ リ スケー ラ は 8 個のマ ス タ ・ モー ド 周波 数を提供 し 、 フ レームは 8bit も し く は 16bit で構成する こ と がで き ます。 また、 ハー ド ウ ェ ア CRC 生成 / 検証機能は基本的な SD カ ー ド /MMC モー ド をサポー ト し ています。 両方の SPI は DMA コ ン ト ロー ラ で動作 さ せる こ と がで き ます。
CAN (Controller area network)
CAN は、 ビ ッ ト レ ー ト が最大 1 Mbit/s の仕様書 2.0A と B ( ア ク テ ィ ブ ) に準拠 し てい ます。 11bit の ID を持つ標準 フ レ ーム と 29bit の ID を持つ拡張 フ レ ームで送受信する こ と がで き ます。 3 つのス テージ と 14 のスケー ラ ブル ・ フ ィ ル タ ・ バン ク を持 っ た 2 つの受信 FIFO を搭載 し ています。
USB (Universal serial bus)
STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ンは、 USB フ ルス ピー ド 12 Mbs に互換の USB デバイ ス ・ ペ リ フ ェ ラ ルを内蔵 し ています。 USB イ ン タ フ ェ ースは、 Full Speed(12 Mbit/s) の フ ァ ン ク シ ョ ン ・ イ ン タ フ ェ ースが実装 さ れ、 ソ フ ト ウ ェ ア で構成がで き る エ ン ド ポ イ ン
ト 設定やサスペ ン ド / レ ジ ュ ームがサポー ト さ れています。 また、 理想的な 48 MHz ク ロ ッ ク ・ ソ ースが内部 メ イ ン PLL よ り 生成 さ れています。 （ ク ロ ッ ク ・ ソ ースは HSE 水晶発振 子を使用 し なければな り ません。）
GPIO (general-purpose inputs/outputs)
それぞれの GPIO ピ ンは、 出力 （プ ッ シ ュ プル も し く はオープ ン ・ ド レ イ ン）、 入力 （プル ア ッ プ も し く はプルダウ ン あ り 、 無 し ）、 も し く はペ リ フ ェ ラル ・ オル タ ネー ト 機能 と し て、 ソ フ ト ウ ェ アに よ り 構成する こ と がで き ます。 ほ と んどの GPIO ピ ンはデジ タ ル と ア ナ ロ グのオル タ ネー ト 機能を共有 し ます。 すべての GPIO はアナ ロ グ入力以外については 大電流対応にな り ます。 I/O オル タ ネー ト 機能の構成は、 I/O レ ジ ス タ への不正な書き込みを避ける ために、 特定 シーケ ン ス を実行後に必要に応 じ て ロ ッ ク する こ と がで き ます。 最大 18 MHz の ト グル速度で APB2 上の I/O にな り ます。
ADC ( アナ ログ－デジ タ ル ・ コ ンバー タ )
STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ンのデバイ スに内蔵 さ れている 2 個の 12bit ADC （ア ナ ロ グ ‐ デジ タ ル ・ コ ンバー タ ） は、 それぞれの ADC に最大 16 外部チ ャ ネルを持ち、 シ ン グル ・ シ ョ ッ ト も し く はスキ ャ ン ・ モー ド で変換を実行 し ます。 スキ ャ ン ・ モー ド の自 動変換はアナ ロ グ入力が選択 さ れたグループ上で実行 さ れます。 ADC イ ン タ フ ェ ースには以下のロ ジ ッ ク機能が内蔵 さ れています。 ： ● 同時サン プル＆ホール ド ● 不連続サン プル＆ホール ド ● シ ン グル ・ シ ャ ン ト ADC は、 DMA コ ン ト ロー ラ に よ り 動作 さ せる こ と がで き ます。 アナ ロ グ ・ ウオ ッ チ ド ッ グ機能は、 1 チ ャ ネル、 複数チ ャ ネル、 すべてのチ ャ ネルの選択 さ れたチ ャ ネルの変換電圧を正確に監視 し ます。 割込みは、 変換電圧がプ ロ グ ラ ム さ れた ス レ シ ョ ル ド 外の場合に生成 さ れます。詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
標準 タ イ マ (TIMx) と 高機能制御 タ イ マ (TIM1) に よ り 生成 さ れた イ ベン ト は、 それぞれ、 ADC ス タ ー ト ・ ト リ ガ、 供給 ト リ ガ、 DMA ト リ ガに内部的に接続する こ と がで き、 ア プ リ ケーシ ョ ンが A/D 変換 と タ イ マに同期する こ と を許可 し ます。温度セ ンサ
温度セ ンサは、 温度の変化に対応 し て リ ニ ア な電圧を生成 し ます。 その変換範囲は 2 V < VDDA < 3.6 V 間にな り ます。 温度セ ンサは、 セ ンサ出力電圧をデジ タ ル値へ変換する ため に使われる ADC_IN16 入力チ ャ ネルへ内部的に接続 さ れています。シ リ アル ・ ワ イヤ JTAG デバ ッ グ ・ ポー ト （SWJ-DP: Serial WireJTAG Debug Port）
ARM SWJ-DP イ ン タ フ ェ ースが内蔵 さ れてお り 、 シ リ アル ・ ワ イ ヤ ・ デバ ッ グ も し く は JTAG プ ローブのど ち らかを タ ーゲ ッ ト に接続する こ と を可能にする JTAG と シ リ アル ・ ワ イ ヤ ・ デバ ッ グ ・ ポー ト の組み合わせにな り ます。 JTAG TMS と TCK ピ ンはそれぞれ SWDIO と SWCLK と 共有 さ れ、 TMS ピ ンの特定のシーケ ン スは JTAG-DP と SW-DP の間で ス イ ッ チ し て使われます。
STM32F103x6, STM32F103x8, STM32F103xB 詳細
参考資料
図 1. STM32F103xx パフ ォ ーマ ン ス ・ ラ イ ン ブ ロ ッ ク 図 1. TA = -40 ℃ ～ +105 ℃ ( 最大 +125 ℃のジ ャ ン ク シ ョ ン温度） 2. AF = I/O ポー ト ピ ン上のオル タ ネー ト 機能 USBDP /CANTX PA[ 15:0] EXTI W W D G 12bit ADC 1 16AF JTDI JTCK/SWCLK JTMS/SWDIO JNRST JTDO NRST VDD = 2 ∼ 3.6V 80AF PB[ 15:0] PC[ 15:0] AHB2MOS I,MIS O,S C K ,NS S
SRAM 2x(8x16bit) WAKEUP GPIOA GPIOB GPIOC Fmax: 7 2 M H z VSS SCL ,SDA I2C2 VRE F+ GP DMA TIM2 TIM3 XTAL OSC 4-16 MHz XT AL 32 kHz OSC _ IN OSC _ OUT OS C32_OUT OS C 32_IN PLL & AP B1 : Fmax = 2 4 / 36 MH z PCLK1 HC LK MANAGTCLOCK PCLK2 (AF) (AF) Flash12 8 KB 電圧レギュレータ 3.3V∼ 1.8V 電源 バックアップインタフェース (AF) TIM 4 BusMatrix 64 bit イン タフ ェ ー ス 20 KB RTC RC 8 MHz
Cortex-M3 CPU Ibus
Dbus pbus obl fl ash SRAM 512B トレース インタフェース USART1 USART2 SPI2 bxCAN 7チャネル バックアップ レジスタ 4チャネル TIM1 3 co mpl. チャネル S CL,SDA ,SMBA L I2C1 (AF) RX ,TX , CT S , R TS, USART3 温度センサ VRE F-PD[15:0] GPIOD PE [15:0] GPIOE AHB:F max =4 8 /72 MH z Brk入力 4 チャネル 4チャネル 4 チャネル FC LK RC 40 kHz Stand by IWDG @ VBAT POR / PDR 電源監視 @ VDDA VDDA VSSA @ VDDA VBAT RX ,TX, CT S , R TS, Smart C ard(AF) RX, TX, CTS , RT S, CK, S mart Card (AF)
AP B 2 : F max = 48 / 72 M H z NVIC SPI 1 MOSI,MIS O, SCK ,NS S （AF） 12bit ADC 2 IF IF IF インタフェース @ VDDA PVD リセット 割込み @ VDD AHB2 APB2 APB1 AWU TAMPER - RTC @ VDD USB2 .0F S USBDM / CANRX System ai14390b TRACECLK TRACED[0:3] (AS) SW / JTAG TPIU トレース/トリガ
詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
図 2. ク ロ ッ ク構成図
1. PLL クロック入力として HSI を使用する場合、 最大システム ・ クロック周波数を 64 MHz に出来ます。 2. USB 機能を使用するには、 48 MHz も し く は 72 MHz で CPU を動作 さ せなが ら HSE と PLL を イ
ネーブルにする必要があ り ます。 3. 1μs の ADC 変換時間のためには、 APB2 を 14MHz、 28MHz、 56MHz にする必要があ り ます。 HSEOSC 4-16 MHz OS C _IN OSC _OUT OSC32_ IN OSC32_OUT LSE OSC 32.768 kHz HSI RC 8 MHz LSI RC 40 kHz 独立型ウォッチドック（IWDG ）へ PLL x2, x3, x 4 PLLMUL 凡例: MCO メイン クロック出力 PLLXTPRE /2 ..., x16 AHB プリスケーラ /1, 2..512 /2 PLLCLK HSI HSE APB 1 プリスケーラ /1, 2, 4, 8, 16 ADC プリスケーラ /2, 4, 6, 8 ADC CLK 高速外部クロック信号 高速内部クロック信号 低速内部クロック信号 低速外部クロック信号 PCLK 1 HCLK から PLL CL K AHBバス、コアメモリ およびメモリへ USBCLK からのUS Bインタフェース TIM2, 3,4 USB プリスケーラ /1, 1.5 ADCへ LSE LSI HSI /128 /2 HSI HSE ペリフェラルへ APB 1 ペリフェラル・クロック イネーブル（13bits） ペリフェラル・クロック イネーブル（3bits） APB 2 プリスケーラ /1, 2, 4, 8, 16 PCLK 2 T IM1へ ペリフェラルへ APB 2 ペリフェラル・クロック イネーブル （13bits） （1 bit) ペリフェラル・クロック イネーブル 48 MHz 72 MHz max 72 MH z 72 MHz max 36 MHz max RTC へ PLLSRC SW MCO CSS Cortexシステムタイマへ /8 クロック イネーブル(3 bits) SYSLK max RTC CL K RTC S E L[1:0] TIM1CLK TIMXCLK IWDG CLK S YSCL K FCL K Cortex フリーラン・クロック TIM 2, 3, 4 If (APB 1プリスケーラ =1) x1 else x2 TIM1 タイマ If (APB 2 プリスケーラ =1) x1 else x2
HSE = high-speed external clock signal HSI = high-speed internal clock signal LSI = low-speed internal clock signal LSE = low-speed external clock signal
STM32F103x6, STM32F103x8, STM32F103xB ピ ンの詳細
参考資料
3
ピ ンの詳細
図 3. STM32F103xx パフ ォ ーマ ン ス ・ ラ イ ン BGA100 ボール配置 AI16001b PE10 PC14-OSC32_IN PC5 PA5 PC3 PB4 PE15 PB2 PC4 PA4 H PE14 PE11 PE7 D PD4 PD3 PB8 PE3 C PD0 PC12 PE5 PB5 PC0 PE2 B OSC32_OUTPC15- PD2 PC11 PB7 PB6 A 8 7 6 5 4 3 2 1 VSS_5 OSC_IN OSC_OUT VDD_5 G F E PC1 VREF– PC13-TAMPER-RTC PB9 PB3 PA15 PE4 PE1 PE0 VSS_1 PD1 PE6 NRST PCD VSS_4 VSS_3 NC VDD_3 VDD_4 PB15 VBAT PD5 PD6 BOOT0 PD7 VSS_2 VSSA PA1 VDD_2 VDD_1 PB14 PA0-WKUP 10 9 K J PD10 PD11 PA8 PA9 PA10 PA11 PA12 PC10 PA13 PA14 PC9 PC7 PC6 PD15 PC8 PD14 PE12 PB1 PA7 PB11 PE8 PB0 PA6 PB10 PE13 PE9 VDDA PB13 VREF+ PA3 PB12 PA2 PD8 PD9 PD13 PD12ピ ンの詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
図 4. STM32F103xx パフ ォ ーマ ン ス ・ ラ イ ン LQFP100 ピ ン配置 100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51 VDD_2 VSS_2 NC PA 13 PA 12 PA 11 PA 10 PA 9 PA 8 PC9 PC8 PC7 PC6 PD15 PD14 PD13 PD12 PD11 PD10 PD9 PD8 PB15 PB14 PB13 PB12 PA 3 VSS _4 VDD_ 4 PA 4 PA 5 PA 6 PA 7PC4 PC5 PB0 PB1 PB2 PE7 PE8 PE9 PE10 PE11 PE12 PE13 PE14 PE15 PB10 PB11
VSS _1 VDD_ 1 VDD_ 3 VS S_3 PE 1 PE 0 PB 9 PB 8 BOO T0 PB 7 PB 6 PB 5 PB 4 PB 3 PD7 PD6 PD5 PD4 PD3 PD2 PD1 PD0 PC12 PC11 PC10 P A 15 P A 14 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 PE2 PE3 PE4 PE5 PE6 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT VSS_5 VDD_5 OSC_IN OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VREF-VREF+ VDDA PA0-WKUP PA1 PA2 ai14391 LQFP100
STM32F103x6, STM32F103x8, STM32F103xB ピ ンの詳細
参考資料
図 5. STM32F103xx パフ ォ ーマ ン ス ・ ラ イ ン LQFP64 ピ ン配置 図 6. STM32F103xx パフ ォ ーマ ン ス ・ ラ イ ン LQFP48 ピ ン配置 64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 17 18 19 20 21 22 23 2425 26 27 2829 30 31 32 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT PD0 OSC_IN PD1 OSC_OUT NRST PC0 PC1 PC2 PC3 VSSA VDDA PA0-WKUP PA1 PA2 VDD_ 3 VS S_3 PB 9 PB 8 BOO T0 PB 7 PB 6 PB 5 PB 4 PB 3 PD2 PC12 PC11 PC10 PA 1 5 PA 1 4 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PC9 PC8 PC7 PC6 PB15 PB14 PB13 PB12 PA 3 V SS_ 4 VD D_4 PA 4 PA 5 PA 6 PA 7 PC4 PC5 PB 0 PB 1 PB 2 PB1 0 PB1 1 V SS_ 1 VD D_1 LQFP64 ai14392 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 12 13 14 15 16 17 18 19 20 21 22 1 2 3 4 5 6 7 8 9 10 11 48 47 46 45 PA 3 PA 4 PA 5 PA 6 PA 7 PB0 PB1 PB2 PB1 0 PB 1 1 VS S_1 VDD_ 1 VDD_2 VSS_2 PA13 PA12 PA11 PA10 PA9 PA8 PB15 PB14 PB13 PB12 VBAT PC13-TAMPER-RTC PC14-OSC32_IN PC15-OSC32_OUT PD0-OSC_IN PD1-OSC_OUT NRST VSSA VDDA PA0-WKUP PA1 PA2 VDD_ 3 VS S_3 PB 9 PB 8 BO O T 0 PB 7 PB 6 PB 5 PB 4 PB 3 PA 1 5 PA 1 4 LQFP48 ai14393bピ ンの詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
図 7. STM32F103xx パ フ ォ ーマ ン ス ・ ラ イ ン VFQFPN36 ピ ン配置 VSS_3 BOO T0 PB7 PB6 PB5 PB4 PB3 PA15 PA14 36 35 34 33 32 31 30 29 28 VDD_3 1 27 VDD_2 OSC_IN/PD0 2 26 VSS_2 OSC_OUT/PD1 3 25 PA13 NRST 4 QFN36 24 PA12 VSSA 5 23 PA11 VDDA 6 22 PA10 PA0-WKUP 7 21 PA9 PA1 8 20 PA8 PA2 9 19 VDD_1 10 11 12 13 14 15 16 17 18 PA 3 PA 4 PA 5 PA 6 PA 7 PB0 PB1 PB2 VSS_1 ai14654STM32F103x6, STM32F103x8, STM32F103xB ピ ンの詳細
参考資料
表 4. ピ ンの定義 ピ ン ピ ン名 タ イ プ (1) I/O レ べ ル (2) 主機能(3) （ リ セ ッ ト 後） オル タ ネー ト 機能 BGA100 LQFP48 LQFP64 LQFP100 VF Q F PN 3 6 デ フ ォル ト リ マ ッ プ ( 再配置）A3 - - 1 - PE2 I/O FT PE2 TRACECK
B3 - - 2 - PE3 I/O FT PE3 TRACED0
C3 - - 3 - PE4 I/O FT PE4 TRACED1
D3 - - 4 - PE5 I/O FT PE5 TRACED2
E3 - - 5 - PE6 I/O FT PE6 TRACED3
B2 1 1 6 - VBAT S VBAT
A2 2 2 7 -
PC13-TAMPER-RTC(4) I/O PC13
(5) TAMPER-RTC
A1 3 3 8 - PC14-OSC32_IN(4) I/O PC14(5) OSC32_IN B1 4 4 9 - PC15-OSC32_OUT(4) I/O PC15(5) OSC32_OUT
C2 - - 10 - VSS_5 S VSS_5 D2 - - 11 - VDD_5 S VDD_5 C1 5 5 12 2 OSC_IN I OSC_IN D1 6 6 13 3 OSC_OUT O OSC_OUT E1 7 7 14 4 NRST I/O NRST F1 - 8 15 - PC0 I/O PC0 ADC12_IN10 F2 - 9 16 - PC1 I/O PC1 ADC12_IN11 E2 - 10 17 - PC2 I/O PC2 ADC12_IN12 F3 - 11 18 - PC3 I/O PC3 ADC12_IN13 G1 8 12 19 5 VSSA S VSSA H1 - - 20 - VREF- S V REF-J1 - - 21 - VREF+ S VREF+ K1 9 13 22 6 VDDA S VDDA
G2 10 14 23 7 PA0-WKUP I/O PA0
WKUP/USART2_CT S(6)/ ADC12_IN0/ TIM2_CH1_ETR(6)
H2 11 15 24 8 PA1 I/O PA1
USART2_RTS(6)/ ADC12_IN1/ TIM2_CH2(6)
J2 12 16 25 9 PA2 I/O PA2
USART2_TX(6)/ ADC12_IN2/ TIM2_CH3(6)
ピ ンの詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
K2 13 17 26 10 PA3 I/O PA3
USART2_RX(6)/ ADC12_IN3/ TIM2_CH4(6)
E4 - 18 27 - VSS_4 S VSS_4
F4 - 19 28 - VDD_4 S VDD_4
G3 14 20 29 11 PA4 I/O PA4
SPI1_NSS(6)/ USART2_CK(6)/
ADC12_IN4
H3 15 21 30 12 PA5 I/O PA5 SPI1_SCK
(6)/
ADC12_IN5
J3 16 22 31 13 PA6 I/O PA6
SPI1_MISO(6)/ ADC12_IN6/ TIM3_CH1(6)
TIM1_BKIN
K3 17 23 32 14 PA7 I/O PA7
SPI1_MOSI(6)/ ADC12_IN7/ TIM3_CH2(6) TIM1_CH1N G4 - 24 33 PC4 I/O PC4 ADC12_IN14 H4 - 25 34 PC5 I/O PC5 ADC12_IN15 J4 18 26 35 15 PB0 I/O PB0 ADC12_IN8/ TIM3_CH3(6) TIM1_CH2N K4 19 27 36 16 PB1 I/O PB1 ADC12_IN9/ TIM3_CH4(6) TIM1_CH3N G5 20 28 37 17 PB2 / BOOT1 I/O FT PB2/BOOT1
H5 - - 38 - PE7 I/O FT PE7 TIM1_ETR
J5 - - 39 - PE8 I/O FT PE8 TIM1_CH1N
K5 - - 40 - PE9 I/O FT PE9 TIM1_CH1
G6 - - 41 - PE10 I/O FT PE10 TIM1_CH2N
H6 - - 42 - PE11 I/O FT PE11 TIM1_CH2
J6 - - 43 - PE12 I/O FT PE12 TIM1_CH3N
K6 - - 44 - PE13 I/O FT PE13 TIM1_CH3
G7 - - 45 - PE14 I/O FT PE14 TIM1_CH4
H7 - - 46 - PE15 I/O FT PE15 TIM1_BKIN
J7 21 29 47 - PB10 I/O FT PB10 I2C2_SCL/ USART3_TX(6) (6) TIM2_CH3 K7 22 30 48 - PB11 I/O FT PB11 I2C2_SDA/ USART3_RX(6)(6) TIM2_CH4 表 4. ピ ンの定義 （続き） ピ ン ピ ン名 タ イ プ (1) I/O レ べ ル (2) 主機能(3) （ リ セ ッ ト 後） オル タ ネー ト 機能 BGA100 LQFP48 LQFP64 LQFP100 VFQ F PN36 デ フ ォル ト リ マ ッ プ ( 再配置）
STM32F103x6, STM32F103x8, STM32F103xB ピ ンの詳細
参考資料
E7 23 31 49 18 VSS_1 S VSS_1 F7 24 32 50 19 VDD_1 S VDD_1 K8 25 33 51 - PB12 I/O FT PB12 SPI2_NSS(6)/ I2C2_SMBAl(6)/ USART3_CK(6)(6)/ TIM1_BKIN(6) J8 26 34 52 - PB13 I/O FT PB13 SPI2_SCK(6)/ USART3_CTS(6)(6)TI M1_CH1N (6) H8 27 35 53 - PB14 I/O FT PB14 SPI2_MISO(6)/ USART3_RTS(6)(6) TIM1_CH2N (6) G8 28 36 54 - PB15 I/O FT PB15 SPI2_MOSI(6)/ TIM1_CH3N(6) K9 - - 55 - PD8 I/O FT PD8 USART3_TX J9 - - 56 - PD9 I/O FT PD9 USART3_RX H9 - - 57 - PD10 I/O FT PD10 USART3_CK G9 - - 58 - PD11 I/O FT PD11 USART3_CTS K10 - - 59 - PD12 I/O FT PD12 TIM4_CH1 / USART3_RTS J10 - - 60 - PD13 I/O FT PD13 TIM4_CH2 H10 - - 61 - PD14 I/O FT PD14 TIM4_CH3 G10 - - 62 - PD15 I/O FT PD15 TIM4_CH4 F10 - 37 63 - PC6 I/O FT PC6 TIM3_CH1E10 38 64 - PC7 I/O FT PC7 TIM3_CH2
F9 39 65 - PC8 I/O FT PC8 TIM3_CH3
E9 - 40 66 - PC9 I/O FT PC9 TIM3_CH4
D9 29 41 67 20 PA8 I/O FT PA8 USART1_CK/
TIM1_CH1(6)/MCO
C9 30 42 68 21 PA9 I/O FT PA9 USART1_TX
(6)/
TIM1_CH2(6)
D10 31 43 69 22 PA10 I/O FT PA10 USART1_RX
(6)/
TIM1_CH3(6)
C10 32 44 70 23 PA11 I/O FT PA11
USART1_CTS/ CANRX(7)/ TIM1_CH4(6) / USBDM 表 4. ピ ンの定義 （続き） ピ ン ピ ン名 タ イ プ (1) I/O レ べ ル (2) 主機能(3) （ リ セ ッ ト 後） オル タ ネー ト 機能 BGA100 LQFP48 LQFP64 LQFP100 VFQ F PN36 デ フ ォル ト リ マ ッ プ ( 再配置）
ピ ンの詳細 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
B10 33 45 71 24 PA12 I/O FT PA12
USART1_RTS/ CANTX(6) / TIM1_ETR(6) /
USBDP A10 34 46 72 25 PA13/JTMS/SWDIO I/O FT JTMS/SWDIO PA13
F8 - - 73 - 未接続
E6 35 47 74 26 VSS_2 S VSS_2
F6 36 48 75 27 VDD_2 S VDD_2
A9 37 49 76 28 PA14/JTCK/SWCLK I/O FT JTCK/SWCLK PA14
A8 38 50 77 29 PA15/JTDI I/O FT JTDI PA15 TIM2_CH1_ETR/
SPI1_NSS
B9 - 51 78 PC10 I/O FT PC10 USART3_TX
B8 - 52 79 PC11 I/O FT PC11 USART3_RX
C8 - 53 80 PC12 I/O FT PC12 USART3_CK
D8 5 5 81 2 PD0 I/O FT OSC_IN(8) CANRX
E8 6 6 82 3 PD1 I/O FT OSC_OUT(8) CANTX
B7 54 83 - PD2 I/O FT PD2 TIM3_ETR C7 - - 84 - PD3 I/O FT PD3 USART2_CTS D7 - - 85 - PD4 I/O FT PD4 USART2_RTS B6 - - 86 - PD5 I/O FT PD5 USART2_TX C6 - - 87 - PD6 I/O FT PD6 USART2_RX D6 - - 88 - PD7 I/O FT PD7 USART2_CK
A7 39 55 89 30 PB3/JTDO I/O FT JTDO PB3/TRACESWO TIM2_CH2 / SPI1_SCK A6 40 56 90 31 PB4/JNTRST I/O FT JNTRST PB4 TIM3_CH1 /
SPI1_MISO
C5 41 57 91 32 PB5 I/O PB5 I2C1_SMBAl TIM3_CH2 /
SPI1_MOSI B5 42 58 92 33 PB6 I/O FT PB6 I2C1_SCL(6)/ TIM4_CH1(6)(6) USART1_TX A5 43 59 93 34 PB7 I/O FT PB7 I2C1_SDA (6)/ TIM4_CH2(6)(6) USART1_RX D5 44 60 94 35 BOOT0 I BOOT0
B4 45 61 95 - PB8 I/O FT PB8 TIM4_CH3(6)(6) I2C1_SCL / CANRX A4 46 62 96 - PB9 I/O FT PB9 TIM4_CH4(6)(6) I2C1_SDA / CANTX
表 4. ピ ンの定義 （続き） ピ ン ピ ン名 タ イ プ (1) I/O レ べ ル (2) 主機能(3) （ リ セ ッ ト 後） オル タ ネー ト 機能 BGA100 LQFP48 LQFP64 LQFP100 VFQ F PN36 デ フ ォル ト リ マ ッ プ ( 再配置）
STM32F103x6, STM32F103x8, STM32F103xB ピ ンの詳細
参考資料
D4 - - 97 - PE0 I/O FT PE0 TIM4_ETR(6)
C4 - - 98 - PE1 I/O FT PE1
E5 47 63 99 36 VSS_3 S VSS_3
F5 48 64 100 1 VDD_3 S VDD_3
1. I =input( 入力 )、 O = output （出力）、 S = supply （供給）、 HiZ= high impedance （ハイ ・ イ ン ピーダ ン ス） 2. FT= 5 V 耐性
3. 利用で き る機能は選択 さ れたデバイ スによ り 異な り ます。 ペ リ フ ェ ラル数が少ないデバイ スについては、 少な い数字のペ リ フ ェ ラルか ら順に構成 さ れます。 デバイ スが 1 つの SPI と 2 つの USART を持っ ている場合、 それ ぞれ SPI1、 USART1、 USART2 と 呼びます。表 2 （8 ページ） を参照 し て く だ さ い。
4. PC13、 PC14 と PC15 は電源ス イ ッ チによ っ て供給 さ れますが出力モー ド での使用は制限 さ れます。 30pF の最 大負荷で出力 2MHz モー ド のみ使用する こ と がで き、 1 本のピ ンのみ同時に出力モー ド に設定する こ と がで き ます。 5. 最初のバ ッ ク ア ッ プ ・ ド メ イ ンのパワーア ッ プ後の主な機能。 リ セ ッ ト ( レ ジス タ が メ イ ン リ セ ッ ト によ っ て リ セ ッ ト さ れないので） の後で もバ ッ ク ア ッ プ ・ レ ジ ス タ の内容に依存 し ます。 これ らの I/O を管理する方法 に関する詳細については、 ST マ イ ク ロ エ レ ク ト ロ ニ ク スのウ ェ ブサイ ト ： www.st.com から 入手可能な STM32F10xxx リ フ ァ レ ン ス ・ マニ ュ アルのバ ッ テ リ ・ バ ッ ク ア ッ プ ・ ド メ イ ン及び BKP レ ジ ス タ のセ ク シ ョ ン を参照 し て く だ さ い。 6. Flash メ モ リ 容量が 64Kbyte 以上のデバイ スのみ対応 し ています。 7. こ のオル タ ネー ト 機能はい く つかのポー ト ピ ンに対 し て ソ フ ト ウ ェ アによ り 再配置する こ と がで き ます。 （使用 するパ ッ ケージが こ の機能に対応可能な場合） さ ら に詳細な情報に関 し ては ST マ イ ク ロ エ レ ク ト ロ ニ ク スの のウ ェ ブサイ ト www.st.com か ら STM32F10xxx リ フ ァ レ ン ス ・ マニ ュ アルを ダウン ロー ド し てオル タ ネー ト I/O 機能 と デバ ッ グ構成についてのセ ク シ ョ ン を参照 し て く だ さ い。 8. VFQFPN36 パ ッ ケージの 2 番 と 3 番ピ ン及び LQFP48 と LQFP64 パ ッ ケージの 5 番 と 6 番ピ ンは リ セ ッ ト 後に OSC_IN/OSC_OUT と し て構成 さ れますが、 PD0 と PD1 の機能は こ れら のピ ン上で ソ フ ト ウ ェ アによ り 再配置す る こ と がで き ます。 LQFP100 パ ッ ケージについては、 PD0 と PD1 はデ フ ォル ト で利用で き る ため再配置する必 要があ り ません。 こ の詳細につ き ま し ては、 STM32F10xxx リ フ ァ レ ン ス ・ マニ ュ アルのオル タ ネー ト 機能 I/O と デ ッ バグ構成のセ ク シ ョ ン を参照 し て く だ さ い。 出力モー ド の PD0 と PD1 の使用は、 出力モー ド の 50MHz で使用で き る よ う に制限 さ れています。 表 4. ピ ンの定義 （続き） ピ ン ピ ン名 タ イ プ (1) I/O レ べ ル (2) 主機能(3) （ リ セ ッ ト 後） オル タ ネー ト 機能 BGA100 LQFP48 LQFP64 LQFP100 VFQ F PN36 デ フ ォル ト リ マ ッ プ ( 再配置）
メ モ リ ・ マ ッ ピ ン グ STM32F103x6, STM32F103x8, STM32F103xB
参考資料
4
メ モ リ ・ マ ッ ピ ング
図 8に メ モ リ ・ マ ッ プ図を示 し ます。 図 8. メ モ リ ・ マ ッ プ 予約済み 0x40 00 000 0 0x40 00 040 0 0x40 00 080 0 0x40 00 0C0 0 0x40 00 280 0 0x40 00 2C0 0 0x40 00 300 0 0x40 00 340 0 0x40 00 380 0 0x40 00 3C0 0 0x40 00 440 0 0x40 00 480 0 0x40 00 4C0 0 0x40 01 0C0 0 0x40 01 100 0 0x40 01 140 0 0x40 01 180 0 0x40 02 140 0 APB メモリ空間 DMA 0x40 02 100 0 TIM2 予約済み 0x40 01 080 0 0x40 01 1C0 0 0x40 01 240 0 0x40 01 280 0 0x40 01 2C0 0 0x40 01 300 0 0x40 01 340 0 0x40 01 380 0 TIM3 TIM4 予約済み RT C WWDG IWDG 予約済み SPI2 USART 2 USART 3 AF IO ポートA ポートC ポートD 予約済み ADC1 予約済み USART 1 予約済み 0x40 02 040 0 0x40 02 000 0 0x40 01 3C0 0 0x40 00 540 0 0x40 00 580 0 予約済み ADC2 TIM1 SPI1 予約済み I2C 1 BKP 0x40 00 600 0 0x40 00 5C0 0 ポートE PWR ポートB I2C 2 予約済み bxCAN EXTI 予約済み RC C 予約済み Flas hインタフェース 予約済み 予約済み 予約済み 0x40 00 640 0 0x40 00 680 0 0x40 00 6C0 0 0x40 00 700 0 0x40 00 740 0 0x40 01 000 0 0x40 01 040 0 0x40 02 200 0 0x40 02 240 0 0x40 02 300 0 0x40 02 340 0 0x60 00 000 0 0xE0 10 000 0 予約済み 0xFF FF FFF F USB レジスタ CRC 0 1 2 3 4 5 6 7 0x200 0 0 000 0x40 00 000 0 0x6 000 000 0 0x80 00 000 0 0xA000 000 0 0xC 000 000 0 0xE00 0 0 000 0x FFF F F FFF 0x0 000 000 0 ペリフェラル SRAM Flash メモリ 予約済み 予約済み 0x0 800 000 0 0x0 801 FFF F 0x1 FFF F00 0 0x1 FFF FFF F システムメモリ オプションバイト 0x1 FFF F80 0 0x1 FFF F80 F C ortex-M3 内部 ペリフェラル 0xE0 10 0 000 ai14394e 共有 512 byte USB/CAN SRAM ブートピンによるFlash、シス テム・メモリまたはSRAMへの エイリアス 0x0000 0000STM32F103x6, STM32F103x8, STM32F103xB 電気的特性
参考資料
5
電気的特性
5.1
テ ス ト 条件
特に明記 し ない限 り 、 すべての電圧は VSSを参照 し ます。5.1.1
最小値 と 最大値
特に明記 し ない限 り 、 最小値 と 最大値は、 周囲温度が TA = 25 ℃ と TA = TA最大値 （選択 さ れた温度範囲に よ る） において 100% のデバイ スが生産時のテ ス ト で周囲温度、 供給電圧、 周波数が最も 厳 し い条件で保証 さ れます。 デー タ は特性結果を基本に し てお り 、 設計シ ミ ュ レ ーシ ョ ン及び / も し く は技術特性は表 の注釈に示 さ れています。 また、 こ れは生産時にはテ ス ト さ れません。 特性を基づいて、 最小値 と 最大値はサン プルテ ス ト の結果を参照 し ています。 また、 値は標準偏差 （平均± 3Σ) のプ ラ ス も し く はマ イ ナスの 3 倍の平均値を表 し ています。5.1.2
標準値
特に明記 し ない限 り 、 標準デー タ は TA = 25 ℃、 VDD = 3.3 V (2V ≦ VDD≦ 3.6V の電圧範囲 ) を基本に し ています。 こ れ らは、 設計ガ イ ド ラ イ ン と し て提供 さ れているのみで、 テ ス ト は行 っ てお り ません。 標準的な ADC 精度値は、 全温度範囲の標準偏差か らのサン プルバ ッ チの特性に よ り 決め られます。 こ れに よ り 、 デバイ スの 95% が示 さ れた値 （± 2Σ) 以下のエ ラ ーで済みます。5.1.3
標準カ ーブ
特に明記がない限 り 、 すべての標準カ ーブは設計ガ イ ド ラ イ ン と し て提供 さ れているのみ で、 テ ス ト は行 っ てお り ません。5.1.4
負荷容量
負荷条件は、図 9に示 さ れる よ う に、 ピ ンのパ ラ メ ー タ 測定に使われます。5.1.5
ピ ン入力電圧
デバイ ス上のピ ン入力電圧測定は、図 10に説明 さ れています。 図 9. ピ ン負荷条件 図 10. ピ ン入力電圧 ai14141 C = 50 pF STM32F103xx ピン ai14142 STM32F103xx ピン VIN電気的特性 STM32F103x6, STM32F103x8, STM32F103xB
参考資料
5.1.6
電源供給図
図 11. 電源供給図 警告 : 図 11において、 4.7 μF の コ ンデンサを VDD3に接続 し なければな り ません。5.1.7
消費電流測定
図 12. 消費電流測定図 ai14125d VDD 1/2/3/4/5 アナログ: RCs, PLL, ... 電源スイッチ VBAT GP I/Os OUT IN カーネル・ロジック (CPU, デジタル＆ メモリ) バックアップ回路 (OSC32K,RTC, バックアップ・レジスタ） ウェークアップ・ロジック 5 × 100 nF + 1 × 4.7 µF 1.8-3.6V レギュレータ VSS 1/2/3/4/5 VDDA VREF+ VREF-VSSA ADC レベルシフタ IO ロジック VDD 10 nF + 1 µF VREF 10 nF + 1 µF VDD ai14126 VBAT VDD VDDA IDD_VBAT IDDSTM32F103x6, STM32F103x8, STM32F103xB 電気的特性
参考資料
5.2
絶対最大定格
表 5: 電圧特性、 表 6: 電流特性、表 7: 熱特性 に示 さ れている絶対最大定格以上のス ト レ ス は、 デバイ スへ対 し て正常に復帰する こ と がで き ない損害を引き起 こ す こ と があ り ます。 こ れ ら はス ト レ スの定格だけで、 こ の条件でのデバイ スが動作する ための機能については 示 し ていません。 長期間、 最大定格の状態にデバイ ス を お く と 、 信頼性に影響が出る場合 があ り ます。 表 5. 電圧特性 記号 定格 最小値 最大値 単位 VDD– VSS 外部供給電圧 (VDDA と VDD含む）(1) 1. すべての電源 (VDD、 VDDA) と GND(VSS、 VSSA) のピ ンは許可 さ れた範囲内で外部電源供給に接続 し なければな り ません。 -0.3 4.0 V VIN 5V 耐性ピ ンの入力電圧 (2) 2. IINJ(PIN)は定格を超えることはできません ( 表 6: 電流特性を参照 )。 VINが最大値にある場合は問題は ありませんが、 VINの最大値を超える場合は、 供給電流は IINJ(PIN)値を限界にする必要があります。 流入電流が VIN<VSSにより誘導されている間は、 流出電流が VIN>VDDにより誘導されます。 VSS -0.3 +5.5 その他の耐性ピ ンの入力電圧(2) VSS -0.3 VDD+0.3 |DVDDx| 異な る電源ピ ン間の差 50 50 mV |VSSX - VSS| すべての異な る GND ピ ン間の差 50 50 VESD(HBM) 静電放電耐圧 （ ヒ ュ ーマ ン ・ ボデ ィ ・ モデル） セ ク シ ョ ン 5.3.11: 絶対最大 定格 ( 電磁感度） を参照 表 6. 電流特性 記号 定格 最大値 単位 IVDD VDD 電源ラ イ ン全電流 ( ソ ース）(1) 1. すべての電源 (VDD、 VDDA) と グ ラ ン ド (VSS、 VSSA) のピ ンは許可 さ れた範囲内で外部電源供給に 接続 し なければな り ません。 150 mA IVSS Vssグ ラ ン ド ラ イ ン全電流 （シ ン ク ）(1) 150 IIO I/O と 制御ピ ン によ る出力シ ン ク電流 25 I/O と 制御ピ ン によ る出力 ソ ース電流 -25 IINJ(PIN) (2)(3) 2. IINJ(PIN) は定格を超えることはできません。 VINが最大値内にある場合は問題はありませんが、 VINが 最大値を超える場合は、 供給電流は IINJ(PIN) 値を限界にする必要があります。 流入電流が VIN<VSS により誘導されている間は、 流出電流が VIN>VDDにより誘導されます。 3. 流入電流はデバイ スのアナロ グ性能を低下 さ せます。 セ ク シ ョ ン 5.3.17: 12bit ADC 特性の注意 を参照 し て く だ さ い。 NRST ピ ン注入電流 ± 5高速外部 OSC_IN ピ ン、 低速外部 LSE OSC_IN ピ ン注入電流 ± 5 その他のピ ンの注入電流(4)
4. 複数の入力が電流を供給する と 、 最大 ΣIINJ(PIN) の正 と 負の供給 さ れた電流 ( 瞬間値） の絶対値 の合計にな り ます。 その結果はデバイ スの 4 つの I/O ポー ト ・ ピ ン上の ΣIINJ(PIN)最大供給電流 の特性を基本 と し ています。
± 5 SIINJ(PIN)(2) 全注入電流 （I/O ピ ン と 制御ピ ンの合計）(4) ± 25
電気的特性 STM32F103x6, STM32F103x8, STM32F103xB
