割込技術の修得 利用統計を見る

割込技術の修得

著者

辻 正晴

雑誌名

技術報告集

巻

2 (1996年度)

ページ

53-58

発行年

1997-04-14

URL

http://hdl.handle.net/10098/7656

割込技術の修得

第三技術室システム制御技術班 辻正晴

1.

目的 コンビュータによる計測・制御の分野において、割込技術は必須のものと言われている。今回の 研修で、割込技術の基本を実験を通して修得することを目的とした。なお、 CPU は 808

5

A と し、 NEC 製ワンボードマイコン TK-85 を使用した。

2

.実験装置の構成 TK-85 用のマシン語プログラムは、パソコン (PC-9801) 上でクロスアセンブラーを 使用して作成した。作成されたインテル・ヘキサ・フォーマットのオブジェクト・プログラムを、 RS-232C を介して TK-85 に送信するために、 TK-85 側に RS-232C 受信用イン ターフェースを作製し、受信プログラムは EP-ROM

(2

716D) に書き込み常駐した。なお、 EP-ROM ライターは自作したものを用いた。 3.8085A の割込みについて

8 0 8 5

A には 5 本の割込入力端子があり、この内の INTR を除く 4 本は再スタート番地(割 込ベクタ〉を持つもので、つぎのように優先順位がつけられている。 優先順位最上位

TRAP

24H

RST7.5

3CH

RST6.5

34H

最下位

RST5. 5

INTR

2CH

定義なし 割込の優先順位は、同時に複数の割込要求があった場合に、先にサービスされる順位であり、 R

S

T 7.

5 の割込実行中にもし E

1

(割込許可〉命令が実行されていれば、 RST5. 5 の割込要 求があると、 7. 5 の処理を中断し 5. 5 の割込を実行する。一つの割込がかかると、すぐに割り 込み受け付け不可の状態になるので、次の割込を受け付けるには E 1 命令を実行しておくことが必 要である。

(1)

TRAP 割込

TRAP 割込は、ノンマスカプル割込で、 CPU は 24H のサブルーチンコール命令を自動的に 生成し、内部データパスに供給する。

TRAP 割込時に、割込イネーブルフラグ(

1

E) の内容を CPU 内部のフリップフロップ A

(A-FF) に保持し 1 E フラグをリセッ卜するので、 TRAP 割込発生後の最初の RIM 命令で

A - FF の内容を読み、 TRAP 割込前の 1 E フラグの内容をチェックして、割込から戻る前に I E フラグを元に戻しておく必要がある。

(

2

)再スタート割込 (RST7.

5 ,

6.

5 ,

5. 5)

この割込は、 CPU 内部で先に示した飛び先アドレスが自動的に作成され、サブルーチンコール するリスタート型の割込である。 これらの割込は、外部からアドレスをデータパスに乗せる必要がないので、応答信号 INTA (インターラプトアクノリッジ〉は出力されず、パスはアイドル状態になる。この割込はマスカプ ル割込で、 S

1

M 命令によってマスクをセット(割込禁止〉、リセット(割込許可)できる。

RST5.

5 と 6. 6 端子は、 H レベルになると認識されるレベルセンス入力であるが、 RST

7.

5 はパルスの立ち上がりで認識されるエッジセンス入力で、内部にラッチされる。 このため R

S

T 7.

5 は、この割込が禁止状態であればペンディングの状態になり、後に割込許可になればそ の時点で割込処理が実行される。各割込要求の有無は RIM 命令により知ることができる。

(3)

INTR 割込

この割込が受け付けられると、 CPU は割込イネーブル F /F CIE) をリセットし、 INTA

信号を出力する。 この INTA 信号をストローフパルスとして、データパスに任意の割込命令、一 般的に RSTO"-'7 命令や CALL 命令を乗せるが、この他にし、かなる 3 バイト命令も自由に挿入 することができる。 INTR 割込は、 D 1 命令によって割込禁止、 E 1 命令によって割込許可にできる。 ただし、 E I 命令が実行されると、直ちに割込許可の状態になるのではなく、 E 1 命令の次の命令が実行され てから割込許可になるので、割込処理ルーチンの中で最後の RET 命令の前に E 1 命令を入れて、 次の割込が受け付けられる状態にすることができる。 INTR 割込は、外部から RST 命令か CALL 命令をデータパスに乗せる必要があるので、こ のためのハードウェアが必要になる。 RST 命令用のデバイスとして 8

2 1

4 があり、 CALL 命 令用のデバイスとして 825

9

A というプログラマブル・インターラプトコントローラがある。

54

-実験回路図 割込実験ボードのブロック図

4

.

1

)

へ 勺〆 ‘/ プ 、 1 』 1 1 砂 till ノ 自ヒ y ト LED ，、 ")7? (B グループ TK a 85 日ホ l ト アトレステコ -7 R5-232C TK ， 85 勺ハス 16 ヒン・ソケ y ト DIPSW 周 SW位置周波数 (kHz) ボーレート(X16) A 12288 8 614.4 C 3072 D 153.6 E 768 F 38.4 G 192 H 9.6 thh ，作門 UN 門向の E DTR 20 DSR 6

r

GND7

8

2 5 1

A による割込実験回路図 アト 1.A 8259 80 H 8259 81H 8251 82H 825183H C50 .AJ. 8J) +SV ¥Al. 2.81.2)GND \810 、 A7 (日 11' A6 ( 8!4 、 \815‘ A2 1 日 16 、 Al \A28、DMA (89 、 10.-' Tkl850 ハス

2

)

19200 9600 4800 2400 1200 600 74LS393 D1P SW 74LSOO 74LS138 8251A MAX232CPE

8 2 5 9

A による割込実験回路図 (A3,83) +5V

3

)

7; 74L514 (8; 8259A '9)IC plug id.74L5279 08 基板ヒン RST5.S (834)一一一一一-{) (835)主主~

825 5

A による割込実験回路図

4

)

はピン・コヰ??(プリンタ (A30)P80 (A31 )P81 (A32)P82 (A33)P83 (A34 )P84 (A35)P85 (A36)P86 (A37)P87 TK ・_85A パス 〈目的 N ∞ ACK(IO) GND(14) (A39)PCl (A40)PC2 (A81.2, A850) (A38)PCO-一一一一一--0

_U

74L5240 74し 5244 q'74L5123 フリンタイン 7 ーフエース部 (TK-85 8255 周)

56

-5. 割込実験

1)

TRAP 割込と RST7.5 割込の実験 これらの割込は TK-85 のモニタが梗用しているので、モニタ ROM をはずし、別の ROM に プログラムを焼き付け実験した。 TRAP 割込はノンマスカブルな割込であり、 RST7. 5 割込はエッジセンス入力で内部にラ ッチされ、割込禁止状態であればペンディング状態になり、後に割り込み許可になればその時点で 割り込みルーチンが実行されることを確認した。

2)

RST5.

5 割込実験 レベルセンスの RST5. 5 割込信号は、割込が受け付けられるまで H レベルを保ち、割込ルー チンからのリターン前に L レベルに下げておく必要がある。 インターフェース基板上の RST5. 5 端子に RS-FF からの信号を入れて実験を行った。

3)

8251A による割込実験 シリアルデータ通信用 L

S

1 である 8

2 5 1

A には割込用の端子は特にないが、 RXRDY と TX RDY の端子がこれに相当する。実験では RXRDY 出力を RST5. 5 割込端子に接続して行った。 RXRDY 信号は受信キャラクタがレシープバッファに入り、さらにデータパスバッファ内のレシ ープデータバッファに入ったことを表す信号で、このとき H レベルになるので、受信データを読み 込むための割込信号として用いる。 この信号はキャラクタが CPU により読み出されると、自動的 に L レベルにリセットされる。ステータス情報のビット l は、この信号と同じ状態を表す。

4)

8259A による割込実験

825 9

A は 808

5

A の INTR 割込要求を 8 レベルに拡張するための割込コントローラで、 カスケード接続することにより、 6 4 レベルまで拡張することができる。 8 レベルの割込要求端子 の優先順位は 1

RO

,,-,

I

R7 の順になっているが、優先順位および割込マスクはプログラムによりリ

アルタイムで変更することができる。 CPU よりの INTA 信号に応じて CALL 命令及びあらか

じめプログラムされたベクタアドレスをデータパスに出力し、 CP U に送り込むデバイスである。

(

1

)フリネスティドモードの多重割込実験

8 2 5 9

A の割込入力信号 IRO ，，-， IR7 は、優先順位の高い割込処理中は、これより低い割込は 受け付けないが、これは 1

S

R レジスタのフラグがセットされているためで、割込ルーチンの初め に 1

S

R のフラグをリセッ卜する命令を実行することにより、優先順位なしの多重処理が行える。

(

2

)スペシフィックモードの実験 最下位の優先順位になる割込レベルをプログラみ (0

CW

2 コマンド)で指定できるモードで、 いま 1

R

1 を最下位レベルに指定すると、優先順位は次のように巡回される。

5)

8255A による割込実験 パラレルインターフェース L

S

1 である 825

5

A をモード l に設定し、プリンターインターフ ェスとして ACK を割込信号として使用する。 モード 1 において P C2への割込要求 (A

C

K) は P

C

0 に出力されるが、 P

C

0 をアクティブにす るには内部フリップフロップ INTE-B をセットする必要があり、これは P C2 のビットセットに より行う。実験では P

C

0 からの出力を 8

2

5

9

A の 1 RO 信号として割込をかけている。 <参考文献>

(

1

)横井直隆: r 割込み技術入門」 技術評論社 o o p h u