カタログ等資料中の旧社名の扱いについて
2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジ
が合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社
名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い
申し上げます。
ルネサスエレクトロニクス ホームページ（http://www.renesas.com）
2010 年 4 月 1 日
ルネサスエレクトロニクス株式会社
【発行】ルネサスエレクトロニクス株式会社（http://www.renesas.com） 【問い合わせ先】http://japan.renesas.com/inquiry１． 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品 のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、 当社ホームページなどを通じて公開される情報に常にご注意ください。 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。 3. 当社製品を改造、改変、複製等しないでください。 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説 明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用す る場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損 害に関し、当社は、一切その責任を負いません。 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところに より必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の 目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外 の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するも のではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合におい ても、当社は、一切その責任を負いません。 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、 各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確 認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当 社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図 されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、 「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または 第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、デ ータ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。 標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット 高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当） 特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生 命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他 直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム 等 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件そ の他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用さ れた場合の故障および事故につきましては、当社は、一切その責任を負いません。 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生した り、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っ ておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じ させないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージン グ処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単 独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用 に際しては、特定の物質の含有･使用を規制するRoHS 指令等、適用される環境関連法令を十分調査のうえ、 かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し て、当社は、一切その責任を負いません。 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお 断りいたします。 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレク トロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
SH7137 グループ
MTU2 三相の相補 PWM 出力機能 (相補 PWM モード)
要旨
本アプリケーションノートは，マルチファンクションタイマパルスユニット 2 (MTU2) を用いた正相と逆 相がノンオーバラップの関係にある三相の相補 PWM (Pulse Width Modulation) 出力の設定例を掲載していま す。
動作確認デバイス
SH7137目次
1. はじめに ... 2 2. 応用例の説明... 3 3. 参考ドキュメント... 211. はじめに
1.1
仕様
本応用例では，マルチファンクションタイマパルスユニット 2 (MTU2) の相補 PWM モードの機能を用い て，三相の相補 PWM 波形を出力します。図 1 に，構成を示します。
• MTU2 のチャネル 3，チャネル 4 を相補 PWM モード (相補 PWM モード 3) に設定します。
• PWM の正相の出力端子は，TIOC3B 端子，TIOC4A 端子，TIOC4B 端子です。正相に対応する逆相の出力 端子は，TIOC3D 端子，TIOC4C 端子，TIOC4D 端子です。
• PWM 出力信号のアクティブレベルは，ローアクティブに設定します。 • 相補 PWM モードでは,正相と逆相とがノンオーバラップの関係にある短絡防止期間 (デッドタイム) をも つ PWM 波形出力となります。短絡防止期間は，4 μs に設定します。 • PWM のキャリア周期は，400 μs に設定します。 • PWM デューティ設定値は，PWM キャリア周期ごとに発生する割り込み処理で更新します。 • TIOC3A 端子から PWM のキャリアの半周期に同期したトグル波形を出力します。 SH7137 ࠴ࡖࡀ࡞3, 4 ⋧PWMࡕ࠼3 ഀࠅㄟߺⷐ᳞ SH-2 TIOC3B (PE9) TIOC3D (PE11) PWMജ┵ሶ1 (ᱜ⋧) PWMജ┵ሶ1' (ㅒ⋧) PWMᦼ⸳ቯ PWM࠺ࡘ࠹ࠖ⸳ቯ (× 3) ࠺࠶࠼࠲ࠗࡓ⸳ቯ TIOC4A (PE12) TIOC4C (PE14) TIOC4B (PE13) TIOC4D (PE15) PWMജ┵ሶ2 (ᱜ⋧) PWMജ┵ሶ2' (ㅒ⋧) PWMജ┵ሶ3 (ᱜ⋧) PWMജ┵ሶ3' (ㅒ⋧) TIOC3A (PE8) ࠻ࠣ࡞ജ (PWMᦼߦหᦼ) MTU2 図 1 三相の相補 PWM 出力 (相補 PWM モード 3)
1.2
使用機能
マルチファンクションタイマパルスユニット 2 (MTU2) のチャネル 3, チャネル 41.3
適用条件
表 1 適用条件 項目 内容 マイコン SH7137 [R5F7137] 動作周波数 内部クロック: Iφ = 80 MHz バスクロック: Bφ = 40 MHz 周辺クロック: Pφ = 40 MHz MTU2 クロック: MPφ = 40 MHz MTU2S クロック: MIφ = 80 MHz MCU 動作モード シングルチップモード コンパイラ ルネサス テクノロジ製SuperH RISC engine C/C++ Compiler Ver.9.02.00 C コンパイラのオプション C コンパイラのデフォルト設定
2. 応用例の説明
本応用例では，マルチファンクションタイマパルスユニット 2 (MTU2) の相補 PWM モードの機能を使用 します。2.1
使用機能の動作概要
2.1.1 マルチファンクションタイマパルスユニット 2 (MTU2) マルチファンクションタイマパルスユニット 2 (MTU2) は，6 チャネルの 16 ビットタイマにより構成され ている多機能なタイマユニットです。チャネルごとに，コンペアマッチ機能やインプットキャプチャ機能な どの設定が可能です。チャネル 3 とチャネル 4 は，相補 PWM モードやリセット同期モードに設定すること で，6 本の PWM 出力制御が可能です。 MTU2 の詳細は，「SH7137 グループ ハードウェアマニュアル (RJJ09B0392) マルチファンクションタイ マパルスユニット 2 (MTU2)」の章を参照ください。 表 2 にマルチファンクションタイマパルスユニット 2 (MTU2) の概要を示します。また，図 2 に MTU2 の ブロック図を示します。 表 2 マルチファンクションタイマパルスユニット 2 (MTU2) の概要 項目 概要 チャネル数 16 ビットタイマ × 6 チャネル (チャネル 0 から 5) カウンタクロック チャネルごとに 8 種類のカウンタ入力クロックを選択可能 (チャネル 5 は 4 種類) チャネル 0∼5 の動作 • コンペアマッチによる波形出力，インプットキャプチャ機能，カウンタクリ ア動作，複数のタイマカウンタ (TCNT) への同時書き込み，コンペアマッチ /インプットキャプチャによる同時クリア • カウンタの同期動作による各レジスタの同期入出力，同期動作と組み合わせ ることによる最大 12 相の PWM 出力 A/D コンバータトリガ • A/D コンバータの変換スタートトリガを生成可能 • 相補 PWM モード時，カウンタの山/谷での割り込み，および A/D コンバータ の変換スタートトリガを間引くことが可能 バッファ動作 • チャネル 0, 3, 4 はレジスタのバッファ動作が設定可能 動作モード • チャネル 0 から 4 は，PWM モードの設定可能 • チャネル 1, 2 はそれぞれ独立に位相計数モードを設定可能 • チャネル 3, 4 の連動動作により，相補 PWM モード，リセット同期 PWM モー ドによる三相のポジ，ネガ計 6 本の PWM 波形出力が設定可能 割り込み要求 • 28 種類の割り込み要因 (コンペアマッチ，インプットキャプチャ割り込みなど) その他 • カスケード接続動作 • 内部 16 ビットバスによる高速アクセス • レジスタデータの自動転送が可能 • モジュールスタンバイモードの設定可能 • チャネル 5 により，デッドタイム補償用カウンタ機能が可能㨇A/Dᄌ឵㐿ᆎⷐ᳞ାภ㨉 ࠴ࡖࡀ࡞0㨪4 : TRGANޓ ࠴ࡖࡀ࡞0 : TRG0Nޓ ࠴ࡖࡀ࡞4 : TRG4ANޓ TRG4BNޓ 㨇ജ┵ሶ㨉 ࠴ࡖࡀ࡞3: TIOC3Aޓ TIOC3Bޓ TIOC3Cޓ TIOC3Dޓ ࠴ࡖࡀ࡞4: TIOC4Aޓ TIOC4Bޓ TIOC4Cޓ TIOC4Dޓ 㨇ജ┵ሶ㨉 ࠴ࡖࡀ࡞5: TIC5Uޓ TIC5Vޓ TIC5Wޓ 㨇ഀࠅㄟߺⷐ᳞ାภ㨉 ࠴ࡖࡀ࡞3: TGIA_3ޓ TGIB_3ޓ TGIC_3ޓ TGID_3ޓ TCIV_3ޓ ࠴ࡖࡀ࡞4: TGIA_4ޓ TGIB_4ޓ TGIC_4ޓ TGID_4ޓ TCIV_4ޓ ࠴ࡖࡀ࡞5: TGIU_5ޓ TGIV_5ޓ TGIW_5ޓ 㨇ࠢࡠ࠶ࠢജ㨉 ౝㇱࠢࡠ࠶ࠢ:MPǾ/1ޓ MPǾ/4ޓ MPǾ/16ޓ MPǾ/64ޓ MPǾ/256ޓ MPǾ/1024ޓ ޓᄖㇱࠢࡠ࠶ࠢ:TCLKAޓ TCLKBޓ TCLKCޓ TCLKDޓ 㨇ഀࠅㄟߺⷐ᳞ାภ㨉 ࠴ࡖࡀ࡞0: TGIA_0ޓ TGIB_0ޓ TGIC_0ޓ TGID_0ޓ TGIE_0ޓ TGIF_0ޓ TCIV_0ޓ ࠴ࡖࡀ࡞1: TGIA_1ޓ TGIB_1ޓ TCIV_1ޓ TCIU_1ޓ ࠴ࡖࡀ࡞2: TGIA_2ޓ TGIB_2ޓ TCIV_2ޓ TCIU_2ޓ 㨇ജ┵ሶ㨉 ࠴ࡖࡀ࡞0: TIOC0A TIOC0B TIOC0C TIOC0D ࠴ࡖࡀ࡞1: TIOC1A TIOC1B ࠴ࡖࡀ࡞2: TIOC2A TIOC2B ౝㇱ࠺࠲ࡃࠬ TCNT TGRA TGRB TGRC TGRD TMDR TCR TIORL TIORH TSR TIER ࠴ࡖࡀ࡞ 3 TCNT TGRA TGRB TGRC TGRD TMDR TCR TIORL TIORH TSR TIER ࠴ࡖࡀ࡞ 4 TCNTS TCDR TCBR TDDR TOER TOCR TGCR BUS I/F ㅢ TCNT TGRA TGRB TMDR TCR TIOR TSR TIER TSYR TSTR ࠴ࡖࡀ࡞ 2 TCNT TGRA TGRB TMDR TCR TIOR TSR TIER ࠴ࡖࡀ࡞ 1 TCNT TGRA TGRB TGRC TGRD TGRE TGRF TMDR TCR TIORL TIORH TSR TIER ࠴ࡖࡀ࡞ 0 TCNTU TGRU TCNTV TGRV TCNTW TGRW TCR TIOR TIER TSR ࠴ࡖࡀ࡞ 5 ࠦࡦ࠻ࡠ࡞ ࡠࠫ࠶ࠢ ࡕࠫࡘ࡞࠺࠲ࡃࠬ ࠴ࡖࡀ࡞ 0 㨪 2 ࠦࡦ࠻ࡠ࡞ࡠࠫ࠶ࠢ ࠴ࡖࡀ࡞ 3,4 ࠦࡦ࠻ࡠ࡞ࡠࠫ࠶ࠢ ޣ⸥ภ⺑ޤ TSTR 㧦࠲ࠗࡑࠬ࠲࠻ࠫࠬ࠲ TSYR 㧦࠲ࠗࡑࠪࡦࠢࡠࠫࠬ࠲ TCR 㧦࠲ࠗࡑࠦࡦ࠻ࡠ࡞ࠫࠬ࠲ TMDR 㧦࠲ࠗࡑࡕ࠼ࠫࠬ࠲ TIOR 㧦࠲ࠗࡑI/Oࠦࡦ࠻ࡠ࡞ࠫࠬ࠲ TIORH 㧦࠲ࠗࡑI/Oࠦࡦ࠻ࡠ࡞ࠫࠬ࠲H TIORL 㧦࠲ࠗࡑI/Oࠦࡦ࠻ࡠ࡞ࠫࠬ࠲L TIER 㧦࠲ࠗࡑࠗࡦ࠲ࡊ࠻ࠗࡀࡉ࡞ࠫࠬ࠲ TGCR 㧦࠲ࠗࡑࠥ࠻ࠦࡦ࠻ࡠ࡞ࠫࠬ࠲ TOER 㧦࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࡑࠬ࠲ࠗࡀࡉ࡞ࠫࠬ࠲ TOCR 㧦࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࠦࡦ࠻ࡠ࡞ࠫࠬ࠲ TSR 㧦࠲ࠗࡑࠬ࠹࠲ࠬࠫࠬ࠲ TCNT 㧦࠲ࠗࡑࠞ࠙ࡦ࠲ TCNTS 㧦࠲ࠗࡑࠨࡉࠞ࠙ࡦ࠲ TCDR 㧦࠲ࠗࡑᦼ࠺࠲ࠫࠬ࠲ TCBR 㧦࠲ࠗࡑᦼࡃ࠶ࡈࠔࠫࠬ࠲ TDDR 㧦࠲ࠗࡑ࠺࠶࠼࠲ࠗࡓ࠺࠲ࠫࠬ࠲ TGRA 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲A TGRB 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲B TGRC 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲C TGRD 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲D TGRE 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲E TGRF 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲F TGRU 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲U TGRV 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲V TGRW 㧦࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲W 図 2 MTU2 のブロック図
2.1.2 相補 PWM モード
マルチファンクションタイマパルスユニット 2 (MTU2) は，チャネル 3, チャネル 4 を組み合わせて使用す ることで，相補 PWM モードの設定が可能です。相補 PWM モードでは，正相と逆相がノンオーバラップの 関係にある PWM 波形を三相出力します。ノンオーバラップ時間 (短絡防止期間) を持たない PWM 波形出力 の設定も可能です。相補 PWM モードの PWM 出力端子は，TIOC3B, TIOC3D, TIOC4A, TIOC4B, TIOC4C, TIOC4D 端子です。また TIOC3A 端子は PWM 周期に同期したトグル出力として使用することが可能です。 図 3 に，相補 PWM モード設定時のマルチファンクションタイマパルスユニット 2 (MTU2) のチャネル 3, 4 の構成を示します。 TGRC_3 TDDR TCNT_3 TGRD_3 TGRC_4 TGRD_4 TGRB_3
Temp1 Temp2 TGRA_4 Temp3 TGRB_4
TCNTS TCNT_4 TGRA_3 TCDR TCBR ࠦࡦࡄ࠲ ࠦࡦࡄ࠲ ৻⥌ାภ ৻⥌ାภ ജᓮㇱ ജ⼔࿁〝 PWMᦼജ PWMജ1 PWMജ2 PWMജ3 PWMജ4 PWMജ5 PWMജ6 POE0 POE1 POE2 ᄖㇱㆤᢿജ ᄖㇱㆤᢿഀㄟߺ 㧦ᏱߦCPU߆ࠄ⺒ߺߒ㧛ᦠ߈ㄟߺน⢻ߥࠫࠬ࠲ 㧦CPU߆ࠄߩ⺒ߺߒ㧛ᦠ߈ㄟߺਇน㧔TCNTSߪ࠼ߩߺน㧕 㧦CPU߆ࠄ⺒ߺߒ㧛ᦠ߈ㄟߺน⢻ߥࠫࠬ࠲ ޓ㧔ߚߛߒޔTRWERߢࠕࠢࠬᱛ⸳ቯน⢻㧕 TGRA_3 ࠦࡦࡍࠕࡑ࠶࠴ഀࠅㄟߺ TCNT_4 ࠕࡦ࠳ࡈࡠഀࠅㄟߺ 図 3 相補 PWM モード時のチャネル 3, 4 のブロック図
相補 PWM モード設定時のチャネル 3，チャネル 4 のレジスタ機能を示します。
• タイマジェネラルレジスタ A_3 (TGRA_3) は，コンペアレジスタとして動作します。TGRA_3 には， TCNT_3 の上限値を設定 (キャリア周期の 1/2 + デッドタイム) します。また，タイマ動作中に本レジス タ値を変更する場合は，タイマジェネラルレジスタ C_3 (TGRC_3) に変更値を設定します。 • タイマジェネラルレジスタ B_3 (TGRB_3) は，コンペアレジスタとして動作します。TGRB_3 には， TIOC3B, TIOC3D 端子から出力する PWM 波形のデューティを設定します。また，タイマ動作中に本レジ スタ値を変更する場合は，タイマジェネラルレジスタ D_3 (TGRD_3) に変更値を設定します。 • タイマジェネラルレジスタ C_3 (TGRC_3) は，TGRA_3 のバッファレジスタとして動作します。タイマ動 作中は，TGRC_3 の設定値が TGRA_3 に反映されます。 • タイマジェネラルレジスタ D_3 (TGRD_3) は，TGRB_3 のバッファレジスタとして動作します。タイマ動 作中は，TGRD_3 の設定値が TGRB_3 に反映されます。
• タイマジェネラルレジスタ A_4 (TGRA_4) は，コンペアレジスタとして動作します。TGRA_4 には， TIOC4A, TIOC4C 端子から出力する PWM 波形のデューティを設定します。また，タイマ動作中に本レジ スタ値を変更する場合は，タイマジェネラルレジスタ C_4 (TGRC_4) に変更値を設定します。 • タイマジェネラルレジスタ B_4 (TGRB_4) は，コンペアレジスタとして動作します。TGRB_4 には， TIOC4B, TIOC4D 端子から出力する PWM 波形のデューティを設定します。また，タイマ動作中にレジス タ値を変更する場合は，タイマジェネラルレジスタ D_4 (TGRD_4) に変更値を設定します。 • タイマジェネラルレジスタ C_4 (TGRC_4) は，TGRA_4 のバッファレジスタとして動作します。タイマ動 作中は，TGRC_4 の設定値が TGRA_4 に反映されます。 • タイマジェネラルレジスタ D_4 (TGRD_4) は，TGRB_4 のバッファレジスタとして動作します。タイマ動 作中は，TGRD_4 の設定値が TGRB_4 に反映されます。 • テンポラリレジスタ 1, 2, 3 (Temp1, 2 ,3) は，バッファレジスタとコンペアレジスタの間にあります。バッ ファレジスタに書き込んだデータは，テンポラリレジスタに転送され，コンペアレジスタへと転送されま す。テンポラリレジスタは，CPU からアクセスできません。 • タイマカウンタ_3 (TCNT_3) は，16 ビットのカウンタです。TCNT_3 は，TGRA_3 とのコンペアマッチで ダウンカウントとなり，タイマデッドタイムデータレジスタ (TDDR) とのコンペアマッチでアップカウ ントとなります。 • タイマカウンタ_4 (TCNT_4) は，16 ビットのカウンタです。TCNT_4 は，タイマ周期データレジスタ (TCDR) とのコンペアマッチでダウンカウントとなり，H'0000 になるとアップカウントとなります。 • タイマデッドタイムデータレジスタ (TDDR) は，16 ビットのリード/ライト可能なレジスタです。TDDR には，PWM 波形のデッドタイムを設定します。 • タイマ周期データレジスタ (TCDR) は，16 ビットのレジスタです。TCDR には，PWM キャリア周期の 1/2 の値を設定します。 • タイマ周期バッファレジスタ (TCBR) は，TCDR のバッファレジスタとして動作します。タイマ動作中 は，TCBR の設定値が TCDR に反映されます。
2.2
参考プログラムの動作
2.2.1 参考プログラムの動作設定 本応用例では，マルチファンクションタイマパルスユニット 2 (MTU2) のチャネル 3，およびチャネル 4 を相補 PWM モード 3 に設定し，三相の相補 PWM 波形の出力を行います。また，PWM キャリア周期に同期 したトグル出力を行います。表 3 に，本応用例の相補 PWM モード動作の設定条件を示します。また，図 4 に相補 PWM モード時の出力波形例を示します。 表 3 相補 PWM モード動作の設定 項目 内容 使用チャネル チャネル 3, チャネル 4 動作モード 相補 PWM モード 3 (カウンタの山/谷でデータ転送) 端子機能 • TIOC3A 端子: PWM 周期に同期したトグル出力 • TIOC3B 端子: PWM 出力 1 (正相波形) • TIOC3D 端子: PWM 出力 1' (PWM 出力 1 の逆相波形) • TIOC4A 端子: PWM 出力 2 (正相波形) • TIOC4C 端子: PWM 出力 2' (PWM 出力 2 の逆相波形) • TIOC4B 端子: PWM 出力 3 (正相波形) • TIOC4D 端子: PWM 出力 3' (PWM 出力 3 の逆相波形) アクティブレベル • 正相出力: アクティブロー出力 • 逆相出力: アクティブロー出力 カウンタクロック 10 MHz (Pφクロックを 4 分周) PWM キャリア周期 400 μs (キャリア周波数: 2.5 kHz) 短絡防止期間 4 μs PWM デューティ • PWM 出力 1, 2, 3 の初期出力は，PWM デューティ 50% • TGRA_3 の割り込み発生ごとに PWM デューティを更新 (設定値のイン クリメント，またはデクリメント) します。 割り込み • TGRA_3 のコンペアマッチ割り込み TGRA_3 のコンペアマッチは PWM キャリア周期ごとに発生します。 TIOC3A┵ሶ (࠻ࠣ࡞ജ) TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) TIOC4A┵ሶ (PWMജ2 ᱜ⋧) TIOC4C┵ሶ (PWMജ2' ㅒ⋧) TIOC4B┵ሶ (PWMജ3 ᱜ⋧) TIOC4D┵ሶ (PWMജ3' ㅒ⋧) 1 0 PWMࠠࡖࠕᦼ PWMࠠࡖࠕᦼ ⍴⛊㒐ᱛᦼ㑆 1 0 1 0 1 0 1 0 1 0 1 0 ⍴⛊㒐ᱛᦼ㑆 PWMߩജᵄᒻߪࡠࠕࠢ࠹ࠖࡉ (ᱜ⋧, ㅒ⋧) :ࠕࠢ࠹ࠖࡉࡌ࡞ (ࡠࡌ࡞) 図 4 相補 PWM モード動作時の出力波形2.2.2 参考プログラムの動作説明 (1) タイマカウンタの動作 図 5 に相補 PWM モード設定時のタイマカウンタの動作を示します。チャネル 3, チャネル 4 の TCNT_3, TCNT_4 カウンタは，アップダウンのカウント動作を行います。TCNT_3 カウンタの初期値は，TDDR レ ジスタと同じ値を設定します。また，TCNT_4 の初期値は H'0000 を設定します。タイマカウントの動作 開始は，チャネル 3, 4 を同時に行います。 TGRA_3 TCDR TDDR H'0000 TCNT_3 TCNT_4 TGRA_3ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ࠳࠙ࡦࠞ࠙ࡦ࠻ߦಾࠅᦧࠊࠆ TCDRߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ࠳࠙ࡦࠞ࠙ࡦ࠻ߦಾࠅᦧࠊࠆ ࠞ࠙ࡦ࠻ࠬ࠲࠻㐿ᆎ H'0000ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ࠕ࠶ࡊࠞ࠙ࡦ࠻ߦಾࠅᦧࠊࠆ TDDRߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ࠕ࠶ࡊࠞ࠙ࡦ࠻ߦಾࠅᦧࠊࠆ TCNT_3, TCNT_4 図 5 タイマカウンタの動作 (2) PWM 出力波形 3 相の相補 PWM 出力波形は，タイマカウンタ (TCNT_3, TCNT_4) とコンペアレジスタ (TGRB_3, TGRA_4, TGRB_4) とのコンペアマッチで制御します。これらのレジスタとカウンタが一致するとタイマ アウトプットコントロールレジスタ (TOCR) の OLSN, OLSP ビットで設定した値が，正相出力および逆 相出力から出力されます。 図 6 に相補 PWM の 1 相 (正相，逆相) 分の出力波形を示しています。正相および逆相の出力信号は，タ イマカウンタ (TCNT_3, TCNT_4) とコンペアレジスタ (TGRB_3) とのコンペアマッチで制御します。 TGRA_3 TCDR TDDR H'0000 TCNT_3 TCNT_3, TCNT_4 1 0 1 0 TCNT_4 TGRB_3 TCNTS ࠕ࠶ࡊࠞ࠙ࡦ࠻ߩTCNT_3ߣ TGRB_3ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ㅒ⋧ࠍ"1"ജ ࠕ࠶ࡊࠞ࠙ࡦ࠻ߩTCNT_4ߣ TGRB_3ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ᱜ⋧ࠍ"0"ജ ࠳࠙ࡦࠞ࠙ࡦ࠻ߩTCNT_3ߣ TGRB_3ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ㅒ⋧ࠍ"0"ജ ࠳࠙ࡦࠞ࠙ࡦ࠻ߩTCNT_4ߣ TGRB_3ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ᱜ⋧ࠍ"1"ജ TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) ⍴⛊㒐ᱛᦼ㑆 ⍴⛊㒐ᱛᦼ㑆 PWMߩജᵄᒻߪࡠࠕࠢ࠹ࠖࡉ (ᱜ⋧, ㅒ⋧) : ࠕࠢ࠹ࠖࡉࡌ࡞ (ࡠࡌ࡞) : TGRB_3 (ࠦࡦࡍࠕࠫࠬ࠲) PWMജ1, PWMജ1'࠲ࠗࡒࡦࠣߩᦝᣂ : TGRB_3ߩࠦࡦࡍࠕࡑ࠶࠴ 図 6 相補 PWM の出力波形
(3) PWM デューティの変更 図 7 に PWM デューティの更新タイミングを示します。参考プログラムでは，TGRA_3 のコンペアマッチ 割り込み処理 (カウンタの山側の割り込み) で PWM デューティ設定値をインクリメントまたはデクリメ ントしてからレジスタ設定を行います。PWM デューティの更新は，3 本のバッファレジスタ TGRD_3, TGRC_4, TGRD_4 を使用します。 なお，デューティを変更するときは，必ず TGRD_4 を最後に設定してください。TGRD_4 のデータを更 新しない場合も，更新するレジスタのデータを書き込んだ後，必ず TGRD_4 に書き込み動作を行ってく ださい。 data1 data2 data1 data2 data1 data2 TGRA_3 TCDR TDDR H'0000 TCNT_3 TCNT_4 TGRD_3 TGRB_3 TCNTS TGRA_3ഀࠅㄟߺಣℂ (࠺࠲ᦝᣂ) TGRD_3 ࡃ࠶ࡈࠔࠫࠬ࠲ ࠹ࡦࡐࠫࠬ࠲ TGRB_3 ࠦࡦࡍࠕࠫࠬ࠲ (data2) data3 data3 TGRA_3 ഀࠅㄟߺࡈࠣ ࠫࠬ࠲୯ᦝᣂ (data2) ࠫࠬ࠲୯ᦝ (data3) TCNT_3, TCNT_4 *: േࡕ࠼ߪ㧘 ⋧PWMࡕ࠼3 (ጊ⼱ォㅍ) (data1) (data2) : TGRD_3 (ࡃ࠶ࡈࠔࠫࠬ࠲) : temp (TGRB_3ߩ࠹ࡦࡐࠫࠬ࠲) : TGRB_3 (ࠦࡦࡍࠕࠫࠬ࠲) : TGRB_3ߩࠦࡦࡍࠕࡑ࠶࠴ data3 (data3) 図 7 PWM デューティの更新タイミング (4) PWM 周期に同期したトグル出力 図 8 に PWM 周期に同期したトグル出力の動作を示します。タイマアウトプットコントロールレジスタ (TOCR) の PSYE ビットを 1 にセットして，PWM キャリア周期に同期したトグル出力を行います。トグ ル出力端子は，TIOC3A 端子です。初期出力は 1 出力です。 TGRA_3 TCDR TDDR H'0000 TCNT_3 TCNT_4 H'0000ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ജࡌ࡞ࠍ࠻ࠣ࡞ H'0000ߣߩࠦࡦࡍࠕࡑ࠶࠴ߢ ജࡌ࡞ࠍ࠻ࠣ࡞ TIOC3A┵ሶ (࠻ࠣ࡞ജ) 1 0 TCNT_3, TCNT_4 ࠠࡖࠕᦼ 図 8 PWM 周期に同期したトグル出力動作
2.2.3 任意の PWM デューティの出力例 表 4 に PWM デューティの設定値と，そのときの正相出力，および逆相出力の波形の関係について，一相 分の正相と逆相の出力動作を示します。 相補 PWM モードでは，コンペアレジスタ (TGRB_3) の値が，H'0000 のとき，正相出力はベタ ON 状態， 逆相出力はベタ OFF 状態になり出力レベルが固定されます。また，コンペアレジスタ (TGRB_3) の値が， TGRA_3 レジスタの設定値と同等かそれ以上の値のとき，正相出力はベタ OFF 状態，逆相出力はベタ ON 状 態になり，出力レベルが固定されます。図 9，図 10 に正相, 逆相の出力波形例を示します。 なお，PWM デューティを変更する際は，設定値をコンペアレジスタに直接設定せずに，必ず設定値はバッ ファレジスタに設定して，バッファレジスタ経由でコンペアレジスタを更新してください。 表 4 PWM デューティ設定と出力波形例 出力波形*1 TGRB_3 レジスタの値 正相出力 (TIOC3B 端子) 逆相出力 (TIOC3D 端子) 波形図 TGRB_3 ≥ TGRA_3 ベタ OFF 状態 (High) ベタ ON 状態 (Low) 図 9 (a) TGRA_3∼TCDR の間 ベタ OFF 状態 (High) OFF 波形が出力されます。
(パルス状)
—
TGRB_3 = TCDR ベタ OFF 状態 (High) OFF 波形を出力
(短絡防止期間の 2 倍の幅) 図 9 (b) (TCDR – Td)∼TCDR の間 ON 波形が出力されます。 (パルス状) OFF 波形を出力 — TGRB_3 = (TCDR – Td) ON 波形を出力 (短絡防止期間の 2 倍の幅) OFF 波形を出力 (短絡防止期間の 4 倍の幅) 図 9 (c) (TDDR × 2)∼(TCDR – Td) の間 相補 PWM 波形出力 — TGRB_3 = (TDDR × 2) OFF 波形を出力 (短絡防止期間の 4 倍の幅) ON 波形を出力 (短絡防止期間の 2 倍の幅) 図 10 (a) TDDR∼(TDDR × 2) の間 OFF 波形を出力 ON 波形が出力されます。 (パルス状) — TGRB_3 = TDDR OFF 波形を出力 (短絡防止期間の 2 倍の幅) ベタ OFF 状態 (High) 図 10 (b) H'0000∼TDDR の間 OFF 波形が出力されます。 (パルス状) ベタ OFF 状態 (High) — TGRB_3 = H'0000 ベタ ON 状態 (Low) ベタ OFF 状態 (High) 図 10 (c) 【注】 1. PWM 出力のアクティブレベルはローレベルの設定です。相補 PWM 出力の一相分 (正相, 逆相) の
TGRA_3 TCDR TDDR H'0000 1 0 1 0 TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) TGRA_3 TCDR TDDR H'0000 1 0 1 0 TGRB_3 (= TCDR) TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) ⍴⛊㒐ᱛᦼ㑆 TGRA_3 TCDR TDDR H'0000 1 0 1 0 TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) ⍴⛊㒐ᱛᦼ㑆 TGRB_3 (= TGRA_3) TCNT_3 TCNT_3, TCNT_4 TCNT_4 TCNTS TCNT_3 TCNT_3, TCNT_4 TCNT_4 TCNTS TCNT_3 TCNT_3, TCNT_4 TCNT_4 TCNTS ⍴⛊㒐ᱛᦼ㑆 Td Td Td Td ⍴⛊㒐ᱛᦼ㑆 ⍴⛊㒐ᱛᦼ㑆 ⍴⛊㒐ᱛᦼ㑆 OFF OFF OFF OFF ࡌ࠲ON (Low) ࡌ࠲OFF (High) ࡌ࠲OFF (High) ON (Low) OFF (High) OFF ON TGRB_3 (= TCDR − Td) (a) TGRB_3 = TGRA_3ߩ႐ว (b) TGRB_3 = TCDRߩ႐ว (c) TGRB_3 = TCDR − Tdߩ႐ว ON (Low) TGRB_3: ࠦࡦࡍࠕࠫࠬ࠲ߩ୯ : ࠕࠢ࠹ࠖࡉࡌ࡞ (ࡠࡌ࡞) Td: ⍴⛊㒐ᱛᤨ㑆⸳ቯ 図 9 PWM 波形の出力例 (1)
TGRA_3 TCDR TDDR 1 0 1 0 TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) TGRB_3 (= H'0000) TCNT_3 TCNT_3,TCNT_4 TCNT_4 TCNTS Td ࡌ࠲ON (ࡌ࠲Low) ࡌ࠲OFF (ࡌ࠲HIgh) (c) TGRB_3 = H'0000ߩ႐ว TGRB_3: ࠦࡦࡍࠕࠫࠬ࠲ߩ୯ TGRB_3: ࠦࡦࡍࠕࠫࠬ࠲ߩ୯ : ࠕࠢ࠹ࠖࡉࡌ࡞ (ࡠࡌ࡞) Td: ⍴⛊㒐ᱛᤨ㑆⸳ቯ TGRA_3 TCDR H'0000 1 0 1 0 TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) TGRB_3 (= TDDR) TCNT_3 TCNT_3, TCNT_4 TCNT_4 TCNTS Td ON ࡌ࠲OFF (ࡌ࠲HIgh) ON OFF OFF (b) TGRB_3 = TDDRߩ႐ว TGRA_3 TCDR TDDR H'0000 1 0 1 0 TIOC3B┵ሶ (PWMജ1 ᱜ⋧) TIOC3D┵ሶ (PWMജ1' ㅒ⋧) TGRB_3 (= 2 × TDDR) TCNT_3 TCNT_3, TCNT_4 TCNT_4 TCNTS OFF Td Td OFF ON ON ON OFF OFF ON (a) TGRB_3 = 2 × TDDRߩ႐ว TDDR H'0000 図 10 PWM 波形の出力例 (2)
2.3
参考プログラム構成
2.3.1 使用関数 表 5 に参考プログラムで使用するモジュールを示します。 表 5 使用モジュール モジュール名 ラベル 機能 メイン関数 main () 各モジュールの初期設定の実行，およびマルチファンクションタ イマパルスユニット 2 (MTU2) のタイマのスタートを設定。 スタンバイ設定関数 stbcr_init () MTU2 のモジュールスタンバイの解除設定。MTU2 初期設定関数 mtu2_init () MTU2 (チャネル 3, 4) の初期設定。
チャネル 3, 4 を相補 PWM モード 3 に設定。
PFC 初期設定関数 pfc_init () ピンファンクションコントローラ (PFC) の初期設定。 MTU2 関連の端子をタイマ端子機能に設定。
TGRA_3 割り込み関数 int_mtu2_tgia3 () MTU2 (チャネル 3) の TGRA_3 コンペアマッチ割り込み処 理。三相の PWM デューティの設定値を更新。 割り込みは PWM のキャリア周期 (400 μs) ごとに発生します。 2.3.2 使用変数 表 6 に参考プログラムで使用する変数を示します。 表 6 使用変数 ラベル名 機能 使用モジュール Dead_time デットタイムの設定値 (TDDR レジスタの設定値) C_cycle PWM キャリア周期の 1/2 の値 (TCBR レジスタの設定値) Pul_cycle PWM キャリア周期の 1/2 + デッドタイムの値 (TGRC_3 レジスタの設定値) mtu2_init ()
Pul_pwm_duty1 PWM1 出力 (TIOC3B 端子, TIOC3D 端子) の PWM デューティ設定値 (TGRD_3 レジスタの設定値)
Pul_pwm_duty2 PWM2 出力 (TIOC4A 端子, TIOC4C 端子) の PWM デューティ設定値 (TGRC_4 レジスタの設定値)
Pul_pwm_duty3 PWM3 出力 (TIOC4B 端子, TIOC4D 端子) の PWM デューティ設定値 (TGRD_4 レジスタの設定値)
mtu2_init () int_mtu2_tgia3 ()
2.4
使用機能の設定手順
参考プログラムの処理フローを示します。 2.4.1 メイン関数 図 11 にメイン関数の処理フローを示します。 [1] [2] [3] [4] [5] [6] [7] main() [1] ᄌᢙߩೋᦼൻ PWM࠺ࡘ࠹ࠖᦝᣂߩ್ቯࡈࠣ (Duty_select) ࠍೋᦼൻ [2] ౝ⬿ㄝᯏ⢻ߩࡕࠫࡘ࡞ࠬ࠲ࡦࡃࠗߩ⸃㒰ࠍታⴕ [3] ࡑ࡞࠴ࡈࠔࡦ࡚ࠢࠪࡦ࠲ࠗࡑࡄ࡞࡙ࠬ࠾࠶࠻2 (MTU2) ߩೋᦼ⸳ቯ [4] ഀࠅㄟߺࠦࡦ࠻ࡠ (INTC) ߩ⸳ቯ MTU2ߩഀࠅㄟߺⷐ࿃ (TGI3A㨪TGI3D) ߩഀࠅㄟߺఝవࡌ࡞ࠍ D'15 (H'F) ߦ⸳ቯ [5] ࡇࡦࡈࠔࡦ࡚ࠢࠪࡦࠦࡦ࠻ࡠ (PFC) ߩೋᦼ⸳ቯ [6] MTU2ߩ࠲ࠗࡑࠬ࠲࠻ࠫࠬ࠲ (TSTR) ߩ⸳ቯ • CST4ࡆ࠶࠻ = "B'1": ࠲ࠗࡑࠞ࠙ࡦ࠲TCNT_4ࠍࠞ࠙ࡦ࠻േߦ⸳ቯ • CST3ࡆ࠶࠻ = "B'1": ࠲ࠗࡑࠞ࠙ࡦ࠲TCNT_3ࠍࠞ࠙ࡦ࠻േߦ⸳ቯ CST3, 4ࡆ࠶࠻ߪหᤨߦ⸳ቯߔࠆ [7] ഀࠅㄟߺࡑࠬࠢࡆ࠶࠻ࠍ0ߦ⸳ቯ ߔߴߡߩഀࠅㄟߺఝవࡌ࡞ߩCPUഀࠅㄟߺࠍ⸵น ࠬ࠲ࡦࡃࠗߩೋᦼൻ㑐ᢙߩታⴕ stbcr_init() MTU2ߩೋᦼ⸳ቯ㑐ᢙߩታⴕ mtu2_init() PFCߩೋᦼ⸳ቯ㑐ᢙߩታⴕ pfc_init() ࠗࡦ࠲ࡊ࠻ࡊࠗࠝ࠹ࠖࠫࠬ࠲E (IPRE) ߩ⸳ቯ ࠲ࠗࡑࠬ࠲࠻ࠫࠬ࠲ (TSTR) ߩ⸳ቯ ഀࠅㄟߺࡑࠬࠢߩ⸃㒰 set_imask(0) 0→Duty_select 図 11 メイン関数の処理 2.4.2 スタンバイの初期設定 図 12 にスタンバイの初期設定の処理フローを示します。 [1] stbcr_init() ࠬ࠲ࡦࡃࠗࠦࡦ࠻ࡠ࡞ࠫࠬ࠲4 (STBCR4) ߩ⸳ቯ END [1] ࡕࠫࡘ࡞ࠬ࠲ࡦࡃࠗࠍ⸃㒰 • MSTP22ࡆ࠶࠻ = "B'0": MTU2߳ߩࠢࡠ࠶ࠢଏ⛎ࠍ⸵น 図 12 スタンバイの初期設定2.4.3 マルチファンクションタイマパルスユニット 2 (MTU2) の初期設定 図 13 にマルチファンクションタイマパルスユニット 2 (MTU2) の初期設定の処理フローを示します。チャ ネル 3, チャネル 4 を相補 PWM モード 3 に設定します。 [2] [3] [4] [7] mtu2_init() [1] PWMߩᦼ㧘࠺࠶࠼࠲ࠗࡓ㧘PWM࠺ࡘ࠹ࠖߩ⸳ቯ↪ߩᄌᢙࠍೋᦼൻ [2] ࠲ࠗࡑࠬ࠲࠻ࠫࠬ࠲ (TSTR) ߩCST3, CST4ࡆ࠶࠻ࠍ0ߦࠢࠕߒ㧘 ࠲ࠗࡑࠞ࠙ࡦ࠲ (TCNT) ߩࠞ࠙ࡦ࠻േࠍᱛߒߡߊߛߐޕ [3] ࠲ࠗࡑࠞ࠙ࡦ࠲ߩࠢࡠ࠶ࠢ㧘ࠞ࠙ࡦ࠲ࠢࠕⷐ࿃ߩㆬᛯ • CCLR[2:0] ࡆ࠶࠻ = "B'000": TCNTߩࠢࠕᱛ • CKEG[1:0] ࡆ࠶࠻ = "B'00": TCNTߪ┙ߜ߇ࠅࠛ࠶ࠫߢࠞ࠙ࡦ࠻ • TPSC[2:0] ࡆ࠶࠻ = "B'001": TCNTߪౝㇱࠢࡠ࠶ࠢPφ/4ߢࠞ࠙ࡦ࠻ TCR_3ࠫࠬ࠲ߣTCR_4ࠫࠬ࠲ߪหߓೋᦼ୯ࠍ⸳ቯߒߡߊߛߐޕ [4] ࠲ࠗࡑࠞ࠙ࡦ࠲TCNT_3, TCNT_4ߩೋᦼ⸳ቯ • TCNT_3ࠫࠬ࠲ߪ㧘࠺࠶࠼࠲ࠗࡓ୯ࠍ⸳ቯ • TCNT_4ࠫࠬ࠲ߪ㧘H'0000ࠍ⸳ቯ [5] PWM࠺ࡘ࠹ࠖߩೋᦼ⸳ቯ ࠦࡦࡍࠕࡑ࠶࠴ࠫࠬ࠲ (TGRB_3, TGRA_4, TGRB_4) ߣ ࡃ࠶ࡈࠔࠫࠬ࠲ (TGRD_3, TGRC_4, TGRD_4) ߦ PWM࠺ࡘ࠹ࠖߩೋᦼ୯ࠍ⸳ቯ ࠦࡦࡍࠕࡑ࠶࠴ࠫࠬ࠲ߣࡃ࠶ࡈࠔࠫࠬ࠲ߪหߓ୯ࠍ⸳ቯߒߡߊߛߐޕ [6] TGRA_3ࠫࠬ࠲ߣࡃ࠶ࡈࠔࠫࠬ࠲TGRC_3ߦ (ࠠࡖࠕᦼߩ1/2 + ࠺࠶࠼࠲ࠗࡓ) ୯ࠍ⸳ቯ [7] ࠺࠶࠼࠲ࠗࡓ࠺࠲ࠫࠬ࠲ (TDDR) ߦ࠺࠶࠼࠲ࠗࡓ୯ࠍ⸳ቯ [8] ࠲ࠗࡑᦼ࠺࠲ࠫࠬ࠲ (TCDR), ࠲ࠗࡑᦼࡃ࠶ࡈࠔࠫࠬ࠲ (TCBR) ߦ ࠠࡖࠕᦼߩ1/2ࠍ⸳ቯ (࠺࠶࠼࠲ࠗࡓࠍ↢ᚑߒߥ⸳ቯࠍߒߚ႐วߪ㧘TDDRߦ1, TGRA_3ߣTGRC_3ߦ ࠠࡖࠕᦼߩ1/2 + 1ࠍ⸳ቯ) [9] ࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࠦࡦ࠻ࡠ࡞ࠫࠬ࠲ (TOCR1) ߩPSYEࡆ࠶࠻ߢ PWMᦼߦหᦼߒߚ࠻ࠣ࡞ജߩ⸵น/ᱛࠍㆬᛯ OLSP, OLSNࡆ࠶࠻ߢPWMജࡌ࡞ࠍ⸳ቯ • PSYEࡆ࠶࠻ = "B'1": ࠻ࠣ࡞ജࠍ⸵น • OLSNࡆ࠶࠻ = "B'0": ㅒ⋧ߩജߪ㧘ࠕࠢ࠹ࠖࡉࡠࡌ࡞ • OLSPࡆ࠶࠻ = "B'0": ᱜ⋧ߩജߪ㧘ࠕࠢ࠹ࠖࡉࡠࡌ࡞ [10] ࠲ࠗࡑࡕ࠼ࠫࠬ࠲A3 (TMDR_3) ߢ⋧PWMࡕ࠼3ࠍㆬᛯ • MD[3:0] ࡆ࠶࠻ = "B'1111": ⋧PWMࡕ࠼3 (ጊ⼱ߢォㅍ) ߥ߅㧘TMDR_4ࠫࠬ࠲ߪ⸳ቯߒߥߢߊߛߐޕ߹ߚ㧘ࡕ࠼ߩ⸳ቯߪ TCNT_3, TCNT_4߇ᱛߒߚ⁁ᘒߢⴕߞߡߊߛߐޕ [11] ࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࡑࠬ࠲ࠗࡀࡉ࡞ࠫࠬ࠲ (TOER) ߢPWMജ┵ሶࠍ ജ⸵นߦ⸳ቯ [12] ഀࠅㄟߺⷐ᳞ߩ⸵น㧘ᱛࠍ⸳ቯ
• TGIEAࡆ࠶࠻ = "B'1": TGFAࡆ࠶࠻ߦࠃࠆ࠴ࡖࡀ࡞3ߩഀࠅㄟߺⷐ᳞ (TGIA_3) ࠍ ⸵น ࠲ࠗࡑࠞ࠙ࡦ࠲_3 (TCNT_3) ࠲ࠗࡑࠞ࠙ࡦ࠲_4 (TCNT_4) ߩ⸳ቯ ࠲ࠗࡑ࠺࠶࠼࠲ࠗࡓ࠺࠲ࠫࠬ࠲ (TDDR) ߩ⸳ቯ END ࠲ࠗࡑࠦࡦ࠻ࡠ࡞ࠫࠬ࠲_3 (TCR_3) ࠲ࠗࡑࠦࡦ࠻ࡠ࡞ࠫࠬ࠲_4 (TCR_4) ߩ⸳ቯ ࠲ࠗࡑࠬ࠲࠻ࠫࠬ࠲ (TSTR) ߩ⸳ቯ ࠲ࠗࡑᦼ࠺࠲ࠫࠬ࠲ (TCDR) ࠲ࠗࡑᦼࡃ࠶ࡈࠔࠫࠬ࠲ (TCBR) ߩ⸳ቯ ࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࠦࡦ࠻ࡠ࡞ ࠫࠬ࠲1 (TOCR1) ߩ⸳ቯ [5] [8] [9] ࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲B_3 (TGRB_3) ࡃ࠶ࡈࠔࠫࠬ࠲D_3 (TGRD_3) ࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲A_4 (TGRA_4) ࡃ࠶ࡈࠔࠫࠬ࠲C_4 (TGRC_4) ࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲B_4 (TGRB_4) ࡃ࠶ࡈࠔࠫࠬ࠲D_4 (TGRD_4) ߩ⸳ቯ ࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲A_3 (TGRA_3) ࠲ࠗࡑࠫࠚࡀ࡞ࠫࠬ࠲C_3 (TGRC_3) ߩ⸳ቯ [6] ࠲ࠗࡑࡕ࠼ࠫࠬ࠲_3 (TMDR_3) ߩ⸳ቯ [10] ࠲ࠗࡑࠕ࠙࠻ࡊ࠶࠻ࡑࠬ࠲ ࠗࡀࡉ࡞ࠫࠬ࠲ (TOER) ߩ⸳ቯ [11] ࠲ࠗࡑࠗࡦ࠲ࡊ࠻ࠗࡀࡉ࡞ ࠫࠬ࠲_3 (TIER_3) ߩ⸳ቯ [12] ᄌᢙߩೋᦼൻ [1] 図 13 マルチファンクションタイマパルスユニット 2 (MTU2) の初期設定
2.4.4 ピンファンクションコントローラ (PFC) の初期設定 図 14 にピンファンクションコントローラ (PFC) の初期設定の処理フローを示します。 [1] [2] [3] pfc_init() END ࡐ࠻Eࠦࡦ࠻ࡠ࡞ࠫࠬ࠲L4 (PECRL4) ߩ⸳ቯ ࡐ࠻Eࠦࡦ࠻ࡠ࡞ࠫࠬ࠲L3 (PECRL3) ߩ⸳ቯ ࡐ࠻EIO ࠫࠬ࠲L (PEIORL) ߩ⸳ቯ [1] ࡐ࠻Eߦࠆࡑ࡞࠴ࡊࠢࠬ┵ሶߩᯏ⢻ࠍ⸳ቯ
• PE15MD[2:0] ࡆ࠶࠻ = "B'110": PE15ߪTIOC4D┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ • PE14MD[2:0] ࡆ࠶࠻ = "B'110": PE14ߪTIOC4C┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ • PE13MD[2:0] ࡆ࠶࠻ = "B'110": PE13ߪTIOC4B┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ • PE12MD[2:0] ࡆ࠶࠻ = "B'110": PE12ߪTIOC4A┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ [2] ࡐ࠻Eߦࠆࡑ࡞࠴ࡊࠢࠬ┵ሶߩᯏ⢻ࠍ⸳ቯ
• PE11MD[2:0] ࡆ࠶࠻ = "B'110": PE11ߪTIOC3D┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ • PE9MD[2:0] ࡆ࠶࠻ = "B'110": PE9ߪTIOC3B┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ • PE8MD[2:0] ࡆ࠶࠻ = "B'110": PE8ߪTIOC3A┵ሶᯏ⢻ (MTU2) ߦ⸳ቯ [3] ࡐ࠻E┵ሶ (PE15㨪PE0) ߩജᣇะࠍ⸳ቯ
• PE15IORࡆ࠶࠻ = "B'1": TIOC4D┵ሶ (PE15) ߪജ⸳ቯ • PE14IORࡆ࠶࠻ = "B'1": TIOC4C┵ሶ (PE14) ߪജ⸳ቯ • PE13IORࡆ࠶࠻ = "B'1": TIOC4B┵ሶ (PE13) ߪജ⸳ቯ • PE12IORࡆ࠶࠻ = "B'1": TIOC4A┵ሶ (PE12) ߪജ⸳ቯ • PE11IORࡆ࠶࠻ = "B'1": TIOC3D┵ሶ (PE11) ߪജ⸳ቯ • PE9IORࡆ࠶࠻ = "B'1": TIOC3B┵ሶ (PE9) ߪജ⸳ቯ • PE8IORࡆ࠶࠻ = "B'1": TIOC3A┵ሶ (PE8) ߪജ⸳ቯ
図 14 ピンファンクションコントローラ (PFC) の初期設定 2.4.5 コンペアマッチ割り込み処理 図 15 に MTU2 のコンペアマッチ割り込み (TGRA_3) の処理フローを示します。 [1] [4] END TGRA_3ߩഀࠅㄟߺࡈࠣࠍࠢࠕ Duty_select == 0? Pul_pwm_duty1→TGRD_3 Pul_pwm_duty2→TGRC_4 Pul_pwm_duty3→TGRD_4 [࠺ࡘ࠹ࠖ⸳ቯ୯ߩࠗࡦࠢࡔࡦ࠻] Pul_pwm_duty1 ++ Pul_pwm_duty2 ++ Pul_pwm_duty3 ++ Yes No [࠺ࡘ࠹ࠖ⸳ቯ୯ߩ࠺ࠢࡔࡦ࠻] Pul_pwm_duty1 −− Pul_pwm_duty2 −− Pul_pwm_duty3 −− int_mtu2_tgia3() [5] [2] Pul_pwm_duty1 == 0? No Yes Pul_pwm_duty1 ߪ ᦼએ߆? [3] 1→Duty_select (࠺ࠢࡔࡦ࠻⸳ቯ) 0→Duty_select (ࠗࡦࠢࡔࡦ࠻⸳ቯ) No Yes [1] ഀࠅㄟߺⷐ࿃ߩࡈࠣࠍࠢࠕ • TGFAࡆ࠶࠻ = "B'0": ࠲ࠗࡑࠬ࠹࠲ࠬࠫࠬ࠲_3 (TSR_3) ߩࠦࡦࡍࠕࡈࠣAࠍࠢࠕ ࡈࠣߩࠢࠕߪ㧘1ࠍ⺒ߺߒߚᓟߦ 0ࠍᦠ߈ㄟࠎߢߊߛߐޕ [2] [3] ࡈࠣߩ⸳ቯ PWM࠺ࡘ࠹ࠖߩჇᷫߩ್ቯࡈࠣ (Duty_selectᄌᢙ) ࠍ⸳ቯ • ࠺ࡘ࠹ࠖ߇0ߩߣ߈㧘 ࠗࡦࠢࡔࡦ࠻⸳ቯ (0→Duty_select) • ࠺ࡘ࠹ࠖ߇PWMᦼએߩߣ߈㧘 ࠺ࡦࠢࡔࡦ࠻⸳ቯ (1→Duty_select) [5] PWM࠺ࡘ࠹ࠖࠍࠫࠬ࠲ߦ⸳ቯ • ࡃ࠶ࡈࠔࠫࠬ࠲TGRD_3: PWM1ജ (ᱜ⋧, ㅒ⋧) ߩ࠺ࡘ࠹ࠖ⸳ቯ • ࡃ࠶ࡈࠔࠫࠬ࠲TGRC_4: PWM2ജ (ᱜ⋧, ㅒ⋧) ߩ࠺ࡘ࠹ࠖ⸳ቯ • ࡃ࠶ࡈࠔࠫࠬ࠲TGRD_4: PWM3ജ (ᱜ⋧, ㅒ⋧) ߩ࠺ࡘ࠹ࠖ⸳ቯ [4] ࡈ್ࠣቯ PWM࠺ࡘ࠹ࠖߩ⸳ቯ୯ࠍࠗࡦࠢࡔࡦ࠻ ߹ߚߪ㧘࠺ࠢࡔࡦ࠻ߦಾࠅᦧ߃ࠆ 図 15 割り込み処理
2.5
参考プログラムのレジスタ設定
参考プログラムで使用するレジスタの設定値を示します。 2.5.1 クロックパルス発振器 (CPG) 表 7 にクロックパルス発振器 (CPG) のレジスタ設定を示します。 表 7 クロックパルス発振器 (CPG) レジスタ名 アドレス 設定値 機能 周波数制御レジスタ (FRQCR) H'FFFFE800 H'0241 動作周波数の分周率を指定 • IFC[2:0] = "B'000": × 1, 内部クロック (Iφ) • BFC[2:0] = "B'001": × 1/2, バスクロック (Bφ) • PFC[2:0] = "B'001": × 1/2, 周辺クロック (Pφ)• MIFC[2:0] = "B'000": × 1, MTU2S クロック (MIφ)
• MPFC[2:0] = "B'001": × 1/2, MTU2 クロック (MPφ) 2.5.2 低消費電力モード 表 8 に低消費電力モードのレジスタ設定を示します。 表 8 低消費電力モード レジスタ名 アドレス 設定値 機能 スタンバイコントロール レジスタ 4 (STBCR4) H'FFFFE808 H'BF 各モジュールの動作を設定 • MSTP23 = "B'1": MTU2S へのクロック供給を停止 • MSTP22 = "B'0": MTU2 は動作 • MSTP21 = "B'1": CMT へのクロック供給を停止 • MSTP20 = "B'1": A/D_1 へのクロック供給を停止 • MSTP19 = "B'1": A/D_0 へのクロック供給を停止
2.5.3 マルチファンクションタイマパルスユニット 2 (MTU2) 表 9 にマルチファンクションタイマパルスユニット 2 (MTU2) のレジスタ設定を示します。 表 9 マルチファンクションタイマパルスユニット 2 (MTU2) レジスタ名 アドレス 設定値 機能 タイマコントロール レジスタ_3 (TCR_3) H'FFFFC200 H'01 TCNT の制御内容を設定。 • CCLR[2:0] = "B'000": TCNT のクリア禁止 • CKEG[1:0] = "B'00": 立ち上がりエッジでカウント • TPSC[2:0] = "B'001": TCNT は内部クロック Pφ/4 でカウント タイマコントロール レジスタ_4 (TCR_4) H'FFFFC201 H'01 TCNT の制御内容を設定。 • CCLR[2:0] = "B'000": TCNT のクリア禁止 • CKEG[1:0] = "B'00": 立ち上がりエッジでカウント • TPSC[2:0] = "B'001": TCNT は内部クロック Pφ/4 でカウント タイマカウンタ_3 (TCNT_3) H'FFFFC210 D'40 16 ビットのカウンタ。 相補 PWM モードでは，タイマデッドタイムデータレジスタ (TDDR) の設定値と同じ値を初期値として設定する。 タイマカウンタ_4 (TCNT_4) H'FFFFC212 H'0000 16 ビットのカウンタ。 初期値は"H'0000"に設定する。 タイマジェネラル レジスタ A_3 (TGRA_3) H'FFFFC218 相補 PWM モードでは，TCNT_3 の上限値 (キャリア周期の 1/2 + デッドタイム) を設定。 タイマジェネラル レジスタ C_3 (TGRC_3) H'FFFFC224 D'2040 相補 PWM モードでは，TGRA_3 のバッファレジスタ。 初期設定では TGRA_3 レジスタと同じ値を設定。 タイマジェネラル レジスタ B_3 (TGRB_3) H'FFFFC21A 相補 PWM モードでは，PWM 出力 1 のコンペアレジスタ。 PWM デューティを設定 (初期出力値)。 タイマジェネラル レジスタ D_3 (TGRD_3) H'FFFFC226 D'1020 相補 PWM モードでは，TGRB_3 のバッファレジスタ。 初期設定では TGRB_3 レジスタと同じ値を設定。 PWM デューティの更新値は本レジスタに設定。 タイマジェネラル レジスタ A_4 (TGRA_4) H'FFFFC21C 相補 PWM モードでは PWM 出力 2 のコンペアレジスタ。 PWM デューティを設定 (初期出力値)。 タイマジェネラル レジスタ C_4 (TGRC_4) H'FFFFC228 D'1020 相補 PWM モードでは TGRA_4 のバッファレジスタ。 初期設定では TGRA_4 レジスタと同じ値を設定。 PWM デューティの更新値は本レジスタに設定。 タイマジェネラル レジスタ B_4 (TGRB_4) H'FFFFC21E 相補 PWM モードでは PWM 出力 3 のコンペアレジスタ。 PWM デューティを設定 (初期出力値)。 タイマジェネラル レジスタ D_4 (TGRD_4) H'FFFFC22A D'1020 相補 PWM モードでは TGRB_4 のバッファレジスタ。 初期設定では TGRB_4 レジスタと同じ値を設定。 PWM デューティの更新値は本レジスタに設定。 タイマデッドタイムデータ レジスタ (TDDR) H'FFFFC216 D'40 相補 PWM モード時のみ使用される 16 ビットのレジスタ。 TCNT_4 と TCNT_3 のオフセット値 (デッドタイムの値) を 設定。
レジスタ名 アドレス 設定値 機能 タイマ周期データ レジスタ (TCDR) H'FFFFC214 相補 PWM モード時のみ使用されるレジスタ。 TCNT_4 の上限値 (キャリア周期の 1/2) を設定。 タイマ周期バッファ レジスタ (TCBR) H'FFFFC222 D'2000 相補 PWM モード時のみ使用されるレジスタ。 TCDR レジスタのバッファレジスタ。 TCDR レジスタと同じ値を設定。 タイマアウトプット コントロールレジスタ 1 (TOCR1) H'FFFFC20E H'40 相補 PWM モード時の出力動作の設定。 • PSYE = "B'1": PWM 周期に同期したトグル出力の許可 • TOCL = "B'0":
TOCS ビット, OLSN ビット, OLSP ビットへの書き込み を許可 • TOCS = "B'0": TOCR1 の設定を有効にする • OLSN = "B'0": 相補 PWM モード時，逆相の出力レベルを選択 初期出力 = High, アクティブレベル = Low • OLSP = "B'0": 相補 PWM モード時，正相の出力レベルを選択 初期出力 = High, アクティブレベル = Low タイマモード レジスタ_3 (TMDR_3) H'FFFFC202 H'3F 動作モードを設定 (チャネル 3)。 • BFB = "B'1": TGRB と TGRD はバッファ動作 • BFA = "B'1": TGRA と TGRC はバッファ動作 • MD[3:0] = "B'1111": 相補 PWM モード 3 (山/谷で転送) タイマモード レジスタ_4 (TMDR_4) H'FFFFC203 — 動作モードを設定 (チャネル 4)。 【注】 チャネル 3 を相補 PWM モードに設定した場合，チャ ネル 4 の設定は無効となり自動的にチャネル 3 の設 定に従います。設定は行わず，初期値のままにして ください。 タイマアウトプット マスタイネーブル レジスタ (TOER) H'FFFFC20A H'FF MTU2 出力端子の出力設定の許可/禁止を設定。
• OE4D = "B'1": TIOC4D 端子の MTU2 出力を許可
• OE4C = "B'1": TIOC4C 端子の MTU2 出力を許可
• OE3D = "B'1": TIOC3D 端子の MTU2 出力を許可
• OE4B = "B'1": TIOC4B 端子の MTU2 出力を許可
• OE4A = "B'1": TIOC4A 端子の MTU2 出力を許可
• OE3B = "B'1": TIOC3B 端子の MTU2 出力を許可 タイマインタラプト イネーブルレジスタ_3 (TIER_3) H'FFFFC208 H'01 割り込み要求の許可，禁止を設定。 • TGIEA = "B'1": TGFA ビットによる割り込み要求 (TGIA) を許可 タイマスタート レジスタ (TSTR) H'FFFFC280 H'C0 チャネル 0∼4 の TCNT の動作/停止を設定。 • CST4 = "B'1": TCNT_4 はカウント動作 • CST3 = "B'1": TCNT_3 はカウント動作 TCNT_2, TCNT_1, TCNT_0 はカウント停止 TCNT_4 と TCNT_3 のカウンタ動作のビット設定は同時に 行ってください。
2.5.4 割り込みコントローラ (INTC) 表 10 に割り込みコントローラ (INTC) のレジスタ設定を示します。 表 10 割り込みコントローラ (INTC) レジスタ名 アドレス 設定値 機能 インタラプトプライオリ ティレジスタ E (IPRE) H'FFFFE984 H'00F0 割り込みの優先順位 (レベル 0∼15) を設定。 • Bit 15-12 = "B'0000":
MTU2 (TGIA_2, TGIB_2) 割り込みレベル = 0
• Bit 11-8 = "B'0000":
MTU2 (TCIV_2, TCIU_2) 割り込みレベル = 0
• Bit 7-4 = "B'1111":
MTU3 (TGIA_3∼TGID_3) 割り込レベル = 15
• Bit 3-0 = "B'0000": MTU3 (TCIV_3) 割り込みレベル = 0 本応用例では，TGIA_3 の割り込みを使用します。 2.5.5 ピンファンクションコントローラ (PFC) 表 11 にピンファンクションコントローラ (PFC) のレジスタ設定を示します。 表 11 ピンファンクションコントローラ (PFC) レジスタ名 アドレス 設定値 機能 ポート E コントロール レジスタ L4 (PECRL4) H'FFFFD310 H'1111 ポート E のマルチプレクス端子の機能を設定。
• PE15MD[2:0] = "B'001": PE15 は，TIOC4D 入出力 (MTU2)
• PE14MD[2:0] = "B'001": PE14 は，TIOC4C 入出力 (MTU2)
• PE13MD[1:0] = "B'01": PE13 は，TIOC4B 入出力 (MTU2)
• PE12MD[2:0] = "B'001": PE12 は，TIOC4A 入出力 (MTU2) ポート E コントロール
レジスタ L3 (PECRL3)
H'FFFFD312 H'1011 ポート E のマルチプレクス端子の機能を設定。
• PE11MD[2:0] = "B'001": PE11 は，TIOC3D 入出力 (MTU2)
• PE10MD[2:0] = "B'000": PE10 は，PE10 入出力 (ポート)
• PE9MD[2:0] = "B'001" : PE9 は，TIOC3B 入出力 (MTU2)
• PE8MD[2:0] = "B'001" : PE8 は，TIOC3A 入出力 (MTU2) ポート E・IO レジスタ L
(PEIORL)
H'FFFFD306 H'FB00 ポート E の端子の入出力方向を設定。
• PE15IOR = "B'1": PE15 (TIOC4D) は，出力端子
• PE14IOR = "B'1": PE14 (TIOC4C) は，出力端子
• PE13IOR = "B'1": PE13 (TIOC4B) は，出力端子
• PE12IOR = "B'1": PE12 (TIOC4A) は，出力端子
• PE11IOR = "B'1": PE11 (TIOC3D) は，出力端子
• PE10IOR = "B'0": PE10 (ポート) は，入力端子
• PE9IOR = "B'1": PE9 (TIOC3B) は，出力端子
• PE8IOR = "B'1": PE8 (TIOC3A) は，出力端子
• PE7IOR から PE0IOR は，すべて"B'0"に設定: PE7 から PE0 は，すべて入力端子
3. 参考ドキュメント
• ソフトウェアマニュアル SH-1/SH-2/SH-DSP ソフトウェアマニュアル (RJJ09B0228) (最新版はルネサス テクノロジのホームページから入手してください) • ハードウェアマニュアル SH7137 グループ ハードウェアマニュアル (RJJ09B0392) (最新版はルネサス テクノロジのホームページから入手してください)ホームページとサポート窓口
ルネサス テクノロジホームページ http://japan.renesas.com/ お問合せ先 http://japan.renesas.com/inquiry csc@renesas.com改訂記録
改訂内容 Rev. 発行日 ページ ポイント 1.00 2009.06.03 — 初版発行 すべての商標および登録商標は，それぞれの所有者に帰属します。㧝㧚ᧄ⾗ᢱߪޔ߅ቴ᭽ߦ↪ㅜߦᔕߓߚㆡಾߥᑷ␠ຠࠍߏ⾼ߚߛߊߚߩෳ⠨⾗ᢱߢࠅޔᧄ⾗ᢱ ਛߦ⸥タߩᛛⴚᖱႎߦߟߡᑷ␠߹ߚߪ╙ਃ⠪ߩ⍮⊛⽷↥ᮭߘߩઁߩᮭߩታᣉޔ↪ࠍ⸵⻌߹ߚ ߪ⸽ߔࠆ߽ߩߢߪࠅ߹ߖࠎޕ 㧞㧚ᧄ⾗ᢱߦ⸥タߩຠ࠺࠲ޔ࿑ޔޔࡊࡠࠣࡓޔࠕ࡞ࠧ࠭ࡓߘߩઁᔕ↪࿁〝ߥߤోߡߩᖱႎ ߩ↪ߦ࿃ߔࠆ៊ኂޔ╙ਃ⠪ߩ⍮⊛⽷↥ᮭߘߩઁߩᮭߦኻߔࠆଚኂߦ㑐ߒޔᑷ␠ߪ⽿છࠍ⽶ ߹ߖࠎޕ 㧟㧚ᧄ⾗ᢱߦ⸥タߩຠ߅ࠃ߮ᛛⴚࠍᄢ㊂⎕უེߩ㐿⊒╬ߩ⋡⊛ޔァ↪ߩ⋡⊛ޔࠆߪߘߩઁ ァ↪ㅜߩ⋡⊛ߢ↪ߒߥߢߊߛߐޕ߹ߚޔャߦ㓙ߒߡߪޔޟᄖ࿖ὑᦧ߅ࠃ߮ᄖ࿖⾏ᤃᴺޠ ߘߩઁャ㑐ㅪᴺࠍㆩߒޔߘࠇࠄߩቯࠆߣߎࠈߦࠃࠅᔅⷐߥᚻ⛯ࠍⴕߞߡߊߛߐޕ 㧠㧚ᧄ⾗ᢱߦ⸥タߩຠ࠺࠲ޔ࿑ޔޔࡊࡠࠣࡓޔࠕ࡞ࠧ࠭ࡓߘߩઁᔕ↪࿁〝ߥߤߩోߡߩ ᖱႎߪᧄ⾗ᢱ⊒ⴕᤨὐߩ߽ߩߢࠅޔᑷ␠ߪᧄ⾗ᢱߦ⸥タߒߚຠ߹ߚߪ᭽╬ࠍ੍๔ߥߒߦᄌᦝ ߔࠆߎߣ߇ࠅ߹ߔޕᑷ␠ߩඨዉຠߩߏ⾼߅ࠃ߮ߏ↪ߦᒰߚࠅ߹ߒߡߪޔ೨ߦᑷ␠༡ᬺ ⓹ญߢᦨᣂߩᖱႎࠍߏ⏕ߚߛ߈߹ߔߣߣ߽ߦޔᑷ␠ࡎࡓࡍࠫJVVR YYYTGPGUCUEQO ߥߤࠍㅢߓߡ㐿ߐࠇࠆᖱႎߦᏱߦߏᵈᗧߊߛߐޕ 㧡㧚ᧄ⾗ᢱߦ⸥タߒߚᖱႎߪޔᱜ⏕ࠍᦼߔߚᘕ㊀ߦߒߚ߽ߩߢߔ߇ޔਁ৻ᧄ⾗ᢱߩ⸥ㅀߩ⺋ࠅߦ ࿃ߔࠆ៊ኂ߇߅ቴ᭽ߦ↢ߓߚ႐วߦ߅ߡ߽ޔᑷ␠ߪߘߩ⽿છࠍ⽶߹ߖࠎޕ 㧢㧚ᧄ⾗ᢱߦ⸥タߩຠ࠺࠲ޔ࿑ޔߥߤߦ␜ߔᛛⴚ⊛ߥౝኈޔࡊࡠࠣࡓޔࠕ࡞ࠧ࠭ࡓߘߩઁ ᔕ↪࿁〝ߥߤߩᖱႎࠍᵹ↪ߔࠆ႐วߪޔᵹ↪ߔࠆᖱႎࠍන⁛ߢ⹏ଔߔࠆߛߌߢߥߊޔࠪࠬ࠹ࡓ ోߢචಽߦ⹏ଔߒޔ߅ቴ᭽ߩ⽿છߦ߅ߡㆡ↪นุࠍ್ᢿߒߡߊߛߐޕᑷ␠ߪޔㆡ↪นุߦ ኻߔࠆ⽿છߪ⽶߹ߖࠎޕ 㧣㧚ᧄ⾗ᢱߦ⸥タߐࠇߚຠߪޔฦ⒳ోⵝ⟎߿ㆇャㅢ↪ޔක≮↪ޔΆᓮ↪ޔ⥶ⓨቝቮ↪ޔ ේሶജޔᶏᐩਛ⛮↪ߩᯏེࠪࠬ࠹ࡓߥߤޔߘߩ㓚߿⺋േ߇⋥ធੱࠍ⢿߆ߒࠆߪੱߦ ෂኂࠍ߷ߔ߅ߘࠇߩࠆࠃ߁ߥᯏེࠪࠬ࠹ࡓ߿․ߦ㜞ᐲߥຠ⾰ା㗬ᕈ߇ⷐ᳞ߐࠇࠆᯏེ ࠪࠬ࠹ࡓߢߩ↪ࠍᗧ࿑ߒߡ⸳⸘ޔㅧߐࠇߚ߽ߩߢߪࠅ߹ߖࠎ㧔ᑷ␠߇⥄േゞ↪ߣᜰቯߔࠆ ຠࠍ⥄േゞߦ↪ߔࠆ႐วࠍ㒰߈߹ߔ㧕ޕߎࠇࠄߩ↪ㅜߦ↪ߐࠇࠆߎߣࠍߏᬌ⸛ߩ㓙ߦߪޔ ᔅߕ೨ߦᑷ␠༡ᬺ⓹ญ߳ߏᾖળߊߛߐޕߥ߅ޔ⸥↪ㅜߦ↪ߐࠇߚߎߣߦࠃࠅ⊒↢ߒߚ៊ኂ ╬ߦߟߡᑷ␠ߪߘߩ⽿છࠍ⽶߆ߨ߹ߔߩߢߏੌᛚ㗿߹ߔޕ 㧤㧚╙㧣㗄ߦ߆߆ࠊࠄߕޔᧄ⾗ᢱߦ⸥タߐࠇߚຠߪޔਅ⸥ߩ↪ㅜߦߪ↪ߒߥߢߊߛߐޕߎࠇࠄ ߩ↪ㅜߦ↪ߐࠇߚߎߣߦࠃࠅ⊒↢ߒߚ៊ኂ╬ߦߟ߈߹ߒߡߪޔᑷ␠ߪ৻ಾߩ⽿છࠍ⽶߹ߖࠎޕ 㧝㧕↢⛽ᜬⵝ⟎ޕ 㧞㧕ੱߦၒㄟߺ↪ߔࠆ߽ߩޕ 㧟㧕ᴦ≮ⴕὑ㧔ᖚㇱಾࠅߒޔ⮎ᛩਈ╬㧕ࠍⴕ߁߽ߩޕ 㧠㧕ߘߩઁޔ⋥ធੱߦᓇ㗀ࠍਈ߃ࠆ߽ߩޕ 㧥㧚ᧄ⾗ᢱߦ⸥タߐࠇߚຠߩߏ↪ߦߟ߈ޔ․ߦᦨᄢቯᩰޔേ㔚Ḯ㔚▸࿐ޔᾲ․ᕈޔታⵝ᧦ઙ ߅ࠃ߮ߘߩઁ⻉᧦ઙߦߟ߈߹ߒߡߪޔᑷ␠⸽▸࿐ౝߢߏ↪ߊߛߐޕᑷ␠⸽୯ࠍ߃ߡຠ ࠍߏ↪ߐࠇߚ႐วߩ㓚߅ࠃ߮ߦߟ߈߹ߒߡߪޔᑷ␠ߪߘߩ⽿છࠍ⽶߹ߖࠎޕ 㧝㧜㧚ᑷ␠ߪຠߩຠ⾰߅ࠃ߮ା㗬ᕈߩะߦദߡ߅ࠅ߹ߔ߇ޔ․ߦඨዉຠߪࠆ⏕₸ߢ㓚߇ ⊒↢ߒߚࠅޔ↪᧦ઙߦࠃߞߡߪ⺋േߒߚࠅߔࠆ႐ว߇ࠅ߹ߔޕᑷ␠ຠߩ㓚߹ߚߪ⺋േ ߇↢ߓߚ႐ว߽ੱりޔἫἴޔ␠ળ⊛៊ኂߥߤࠍ↢ߓߐߖߥࠃ߁ޔ߅ቴ᭽ߩ⽿છߦ߅ߡ ౬㐳⸳⸘ޔᑧኻ╷⸳⸘ޔ⺋േ㒐ᱛ⸳⸘ߥߤߩో⸳⸘㧔ࡂ࠼࠙ࠚࠕ߅ࠃ߮࠰ࡈ࠻࠙ࠚ ࠕ㧕߅ࠃ߮ࠛࠫࡦࠣಣℂ╬ޔᯏེ߹ߚߪࠪࠬ࠹ࡓߣߒߡߩ⩄⸽ࠍ߅㗿ߚߒ߹ߔޕ․ߦ ࡑࠗࠦࡦ࠰ࡈ࠻࠙ࠚࠕߪޔන⁛ߢߩᬌ⸽ߪ࿎㔍ߥߚޔ߅ቴ᭽߇ㅧߐࠇߚᦨ⚳ߩᯏེࠪࠬ࠹ࡓ ߣߒߡߩోᬌ⸽ࠍ߅㗿ߚߒ߹ߔޕ 㧝㧝㧚ᧄ⾗ᢱߦ⸥タߩຠߪޔߎࠇࠍタߒߚຠ߆ࠄ߇ࠇߚ႐วޔᐜఽ߇ญߦࠇߡ⺋㘶ߔࠆ╬ߩ ߩෂ㒾ᕈ߇ࠅ߹ߔޕ߅ቴ᭽ߩຠ߳ߩታⵝᓟߦኈᤃߦᧄຠ߇߇ࠇࠆߎߣ߇ߥ߈ࠃ߁ޔ ߅ቴ᭽ߩ⽿છߦ߅ߡචಽߥో⸳⸘ࠍ߅㗿ߒ߹ߔޕ߅ቴ᭽ߩຠ߆ࠄ߇ࠇߚ႐วߩߦ ߟ߈߹ߒߡߪޔᑷ␠ߪߘߩ⽿છࠍ⽶߹ߖࠎޕ 㧝㧞㧚ᧄ⾗ᢱߩోㇱ߹ߚߪ৻ㇱࠍᑷ␠ߩᢥᦠߦࠃࠆ೨ߩᛚ⻌ߥߒߦォタ߹ߚߪⶄߔࠆߎߣࠍ࿕ߊ ߅ᢿࠅߚߒ߹ߔޕ 㧝㧟㧚ᧄ⾗ᢱߦ㑐ߔࠆ⚦ߦߟߡߩ߅วࠊߖޔߘߩઁ߅᳇ઃ߈ߩὐ╬߇ߏߑ߹ߒߚࠄᑷ␠༡ᬺ ⓹ญ߹ߢߏᾖળߊߛߐޕ
![図 14 ピンファンクションコントローラ (PFC) の初期設定 2.4.5 コンペアマッチ割り込み処理 図 15 に MTU2 のコンペアマッチ割り込み (TGRA_3) の処理フローを示します。 [1] [4] END TGRA_3ߩഀࠅㄟߺࡈࠣࠍࠢࠕDuty_select == 0?Pul_pwm_duty1→TGRD_3Pul_pwm_duty2→TGRC_4Pul_pwm_duty3→TGRD_4 [࠺ࡘ࠹ࠖ⸳ቯ୯ߩࠗࡦࠢࡔࡦ࠻]Pul_pwm_duty1 ++Pul_pwm_d](https://thumb-ap.123doks.com/thumbv2/123deta/7735703.795373/18.892.74.819.205.485/ピンファンクションコントローラコンペアマッチコンペアマッチ.webp)
