コーディネータにおける動的部分再構成を用いた匿名化ハードウェアの提案
6
0
0
全文
(2) 情報処理学会研究報告 IPSJ SIG Technical Report. Vol.2016-ARC-219 No.17 Vol.2016-SLDM-175 No.17 Vol.2016-EMB-40 No.17 2016/3/24. そこで本研究では，低消費電力化を実現するために. ッドプログラミングモデルを構築することにより，ス. Field Programmable Gate Array( FPGA)を 使 用 し ， 動 的. トリーミングアプリケーションにおけるハードウェア. 部分再構成（以下再構成）による論理回路の時分割多. 効率を向上し，低消費電力化・高スループット化を図. 重化を用いることで，複数のアプリケーションに対応. っ て い る ．ア プ リ ケ ー シ ョ ン 例 と し て AES，DES，3DES. 可能なコーディネータを提案する．再構成により複数. の 3 つ の 暗 号 化 処 理 を 挙 げ て お り ，従 来 の GPU と 比 較. の処理機構を実装できるため，多能性を有しつつ回路. し て 1.61-4.59 倍 の 電 力 効 率 を 示 し て い る ．し か し ，ス. 面 積 削 減 を 図 り ，低 消 費 電 力 化 も 期 待 で き る ．さ ら に ，. ル ー プ ッ ト の 観 点 で 見 る と ，GPU と 比 較 し て 少 な く と. 専用ハードウェアによる高スループット化も期待でき. も 7 倍 低 く 数 百 Mbps 程 度 の ス ル ー プ ッ ト で あ り ， 使. る．. 用される環境が限定されることが考えられる ．本研究. アプリケーションの一例として，本研究では匿名化. 報告では，想定する使用環境と算出したスループット. 処 理 を 実 装 し た ． 今 後 IoT や 企 業 に よ る 事 業 の ク ラ ウ. から，スループットが必要充分であるかを定量的に評. ド化などの促進に伴い，非常に多くの種類・量のデー. 価 す る ．ま た 論 文 [4]で は ，1920x1080 の 静 止 画 処 理 に. タがクラウドやエッジ，フォグ等で処理されることが. おけるパイプライン処理機構を， 再構成を用いて実装. 予想される．こうしたデータには企業の機密情報や個. することで，回路コストの削減と高スループット化を. 人情報が多く含まれているため，データの 2 次利用や. 提案している．また，再構成にはコンフィギュレーシ. 第 3 者機関へのデータ公開においてプライバシ保護を. ョ ン エ ン ジ ン を 構 築 し ，Zynq に 搭 載 さ れ て い る コ ン フ. 考慮する必要がある．こうしたプライバシ保護を行う. ィギュレーションポートと比較して， 再構成の高速化. 際に用いられる技術の 1 つが，匿名化技術である．匿. を実現している．これにより高スループット化が実現. 名化技術は処理対象のデータの特徴によって適した処. されている上，再構成により回路規模が削減されてい. 理 手 法 が 異 な る ．例 え ば ，IP ア ド レ ス に は 大 域 的 再 符. る．以上のように，再構成を用いたリコンフィギュラ. 号化や局所再符号化などの一般化処理，温度データで. ブルなシステムを構築することにより，回路規模の削. あれば，マイクロ・アグリゲーションやノイズ付加な. 減による低消費電力化を図りつつ，高スループットを. どが適していると言える．そのため，サービスやアプ. 達成することが可能であると言える．. リケーション，データの種類に適した匿名化処理を適. 匿名化に関する研究も数多く行われている．例えば. 宜選択することが求められる．以上の理由から ，本研. Ubik ら は 論 文 [5]に お い て ， FPGA を 用 い て ， ネ ッ ト. 究の提案機構では複数存在する匿名化処理モジュール. ワ ー ク を 流 れ る 実 際 の パ ケ ッ ト デ ー タ に 含 ま れ る IP. を，再構成を用いて実装し，提案する ．. アドレスのツリー構造を生成し，そのノードを入れ替. 本研究報告の構成は次のとおりである．2 章では，. えるスワッピングによって，匿名化処理高速化を提案. 本研究の関連研究を述べ，3 章では，本研究で実装し. している．この手法ではツリー構造を事前処理で生成. た提案機構について述べる．具体的には，提案機構延. する必要があり，ネットワーク上での運用では柔軟性. 滞の概念と再構成領域における再構成モジュールの動. が 失 わ れ る ． 一 方 ， 事 前 処 理 が 不 要 で FPGA に 実 装 可. 作について説明する．4 章では，提案機構における再. 能 な ス ワ ッ ピ ン グ に よ る IP ア ド レ ス の 匿 名 化 機 構 が. 構成にかかる時間と消費電力，回路規模，スループッ. Blake ら に よ り 提 案 さ れ て い る [6]．し か し ，こ の 提 案. ト そ れ ぞ れ に つ い て ， Raspberry Pi 2 Model B の ソ フ ト. 手 法 で は IP ア ド レ ス の 匿 名 化 の み で 汎 用 性 が 無 く ，. ウ ェ ア 処 理 と の 比 較 と 評 価 を 行 っ た ．5 章 で は 結 論 ，6. 様々なデータの匿名化が求められる環境には適さない．. 章では今後の課題を述べる．. 澤 田 ら は ， TCAM と キ ャ ッ シ ュ 機 構 を 用 い た マ ス キ ン. 2. 関 連 研 究. グによる匿名化機構を提案し，匿名化の高速化 と情報. 再構成を用いた低消費電力かつ高スループットで. 損 失 率 の 低 減 を 図 っ て い る [7]． ま た 山 口 ら は ， RAM. あるシステムの構築に関して多くの研究がなされてい. ベースの機構に依る回路規模削減とそれに伴う 高速な. る ． 例 え ば ， 論 文 [2]で は ， 低 エ ネ ル ギ 指 向 型 SQL ク. マスキング処理に基づく匿名化処理機構を提案してい. エ リ 処 理 の 高 速 化 を 行 う た め ， FPGA の 専 用 ハ ー ド ウ. る [8]． 両 手 法 と も に 情 報 損 失 率 に 加 え ， k-匿 名 性 と. ェアを利用しつつ，再構成を用いて複数のクエリ処理. l-多 様 性 を 満 た し た 手 法 で あ り ， 後 者 は ス ル ー プ ッ ト. にオンザフライで対応するアーキテクチャの実装と提. が 10Gbps を 超 え る ． し か し ， 匿 名 化 処 理 手 法 と し て. 案を行っている．データセンタでの利用を想定し，サ. はマスキング処理のみで，処理の多様性に欠ける．. ーバのソフトウェア処理と比較した結果，電力効率が. ネットワーク上では様々なデータ通信が利用され，. 提 案 機 構 に よ り 改 善 さ れ て い る ． 論 文 [3] で は ，. 時間帯によりデータの種類や量が変化する．そこを流. SPREAD と い う ス ト リ ー ミ ン グ ベ ー ス の 再 構 成 ア ー キ. れるデータの匿名化処理を行う場合，事前処理を行う. テクチャとソフトウェア・ハードウェアのマルチスレ. ことは困難であり，また，データはそれぞれ異なる特. ⓒ 2016 Information Processing Society of Japan. 2.
(3) Vol.2016-ARC-219 No.17 Vol.2016-SLDM-175 No.17 Vol.2016-EMB-40 No.17 2016/3/24. 情報処理学会研究報告 IPSJ SIG Technical Report. 徴を持つため，それぞれのデータの特徴に合わせた匿. 表 1. ノイズ付加における各値の例. 名化を行う必要がある．つまり， データの特徴に合わ せて適切な匿名化処理を動的に選択することが重要だ と言える．しかし，これまで述べたように，複数の匿 名化処理を動的に選択して実行するアーキテクチャを 再構成により実装した研究例は筆者の調べた限り存在 しない．そこで本研究では，複数の匿名化処理を ，再 構成を用いて実装し，提案する． 匿名化処理の種類であるが，数値データに適した攪 乱的手法と，文字列データに適した非攪乱的手法が存 在する．前者では，ノイズ付加，スワッピング，マイ ク ロ・ア グ リ ゲ ー シ ョ ン ，端 数 処 理 ，リ サ ン プ リ ン グ ， 後者では，サンプリング，大域的再符号化や局所再符 号 化 (マ ス キ ン グ 処 理 な ど )が 挙 げ ら れ る ．本 研 究 で は ， ノイズ付加，スワッピング，マイクロ・アグリゲーシ ョン，大域的再符号化の 4 つの匿名化処理を再構成モ ジュールとして，再構成により実装した．. 3. 提 案 機 構 本 研 究 で の 提 案 機 構 を 図 2 に 示 す ．実 装 環 境 と し て ， Zynq ZC702 評 価 ボ ー ド を 用 い て い る ．再 構 成 モ ジ ュ ー ルとして，マスキング，ノイズ付加，マイクロ・アグ リゲーション，スワッピングの 4 つの匿名化処理モジ ュールを実装した．これにより，動作中にそれぞれの 匿名化処理から必要な処理モジュールを選択し，再構 成を行うことが可能となる．今回の処理フローは次の 通 り で あ る ． ま ず ， DDR か ら AXI DMA に 32bit デ ー タ を 32 個 バ ー ス ト 転 送 し ， そ れ を Reconfigurable Anonymization Module に ス ト リ ー ミ ン グ す る ． 処 理 結 果 は DMA を 介 し て ， 再 び DDR に 書 き 込 ま れ る ． 4 つの処理モジュールの動作について説明する．マ スキング処理では，処理機構としては， 指定された値 だ け 入 力 デ ー タ の 下 位 ビ ッ ト を 0 に よ り AND 演 算 し ， マスキング処理を行うことができる．しかし，本研究 では下位 8 ビットに固定してマスキングを行っている． 1 つのデータのマスキングには，1 クロックを要する．. ノイズ付加では，入力データに対して，入力データ以 下 の 任 意 の 値 を 付 加 す る 処 理 を 実 装 し た ．ま ず 32 個 の データエントリをバッファに格納したのち， 当該デー タを 2 進数としてとらえ，最上位ビットから見て初め て 1 が出現する位置をバレルシフタにより算出 する． こ の 処 理 を 32 個 並 列 で 行 い ，算 出 さ れ た 位 置 情 報 を も と に 32 個 の マ ス ク 値 を 作 成 し 乱 数 と の AND 演 算 を 行 う こ と で ，入 力 デ ー タ 以 下 の ノ イ ズ 値 を 生 成 す る ．表 1 に 8 ビットのノイズ値の生成の例を示す．マイクロ・ アグリゲーションに関して，ストリーミングで入力さ れ る 32 個 の デ ー タ の う ち ，値 の 近 い 8 個 の デ ー タ の 累 積和を算出し，3 ビット右シフトにより平均値を返す 処 理 と し た ．値 の 近 い デ ー タ を ス ト リ ー ム で 得 る た め ， FIFO ベ ー ス の マ ー ジ ソ ー ト を 用 い て 昇 順 に 整 列 し た ． 最 後 に ス ワ ッ ピ ン グ 処 理 に 関 し て ， 論 文 [5]の ス ワ ッ ピ ン グ 手 法 を 実 装 し た ．図 3 は 3 ビ ッ ト で 表 現 で き る 8 つ の 連 続 す る 値 の ス ワ ッ ピ ン グ の 概 要 図 で あ る ．8 つの連続する値を木構造の末端に対応させ，スワッピ ン グ を 行 う 木 の ノ ー ド を 1， 行 わ な い ノ ー ド は 0 で 指 定 す る ．図 3 で は ，前 者 を 黒 色 ，後 者 を 白 色 に 対 応 さ せている．木構造の最上位ノードから末端のそれぞれ の値へのパスを通る際の各ノードの値を組み合わせた 3 桁 の 値 を ，そ の 末 端 の 値 と XOR 演 算 す る こ と で ，ス ワ ッ ピ ン グ が 完 了 す る ．こ の ア ル ゴ リ ズ ム を 利 用 し て ， 32 個 の デ ー タ を ラ ン ダ ム に 入 れ 替 え る 処 理 を 実 装 し た ．32 個 の ア ド レ ス 値 を ス ワ ッ ピ ン グ す る 際 ，木 構 造 を 組 ん だ 時 の 31 個 の ノ ー ド に お け る 値 (0 も し く は 1) を 決 定 す る 必 要 が あ る が ， 本 研 究 で は Xorshift に よ り 生 成 し た 32 ビ ッ ト 乱 数 の 下 位 31 ビ ッ ト を そ れ ぞ れ の ノードに対応させた．このスワッピング処理は，デー タが入力される直前に 1 クロックでアドレスをスワッ ピングできるため，1 クロックでのデータのスワッピ ングが可能となる．. 図 2. 提案機構. ⓒ 2016 Information Processing Society of Japan. 図 3. スワッピング処理の概念図. 3.
(4) Vol.2016-ARC-219 No.17 Vol.2016-SLDM-175 No.17 Vol.2016-EMB-40 No.17 2016/3/24. 情報処理学会研究報告 IPSJ SIG Technical Report. 表 2. 再構成を用いない場合と比較して，回路規模が増加し. スワッピングにおける元の値に対する. た と 言 え る ． Xilinx に よ れ ば ， 再 構 成 を 用 い る と ， 配. パスの値とスワッピング結果. 置 配 線 の 影 響 で 20%程 度 の 回 路 規 模 の オ ー バ ヘ ッ ド を 考 慮 し な け れ ば な ら な い [9]が ， 表 3 よ り 提 案 機 構 に お け る 再 構 成 領 域 の 回 路 規 模 の オ ー バ ヘ ッ ド は 約 50% であることが読み取れる．以上より，再構成を用いた 回路規模の削減方法として，より多くの処理モジュー ルを実装すること，もしくは，回路規模の類似する処 理モジュールを同一再構成領域に実装することなどが 考えられる． 次に提案機構の匿名化処理のスループットと消費. 4. 評 価 図 2 に 示 し た 機 構 は ，Vivado 2015.3 を 用 い て 実 装 し た ． 再 構 成 は ， Processor. Configuration. Access. Port(PCAP)を 介 し て 行 う こ と が で き ， 再 構 成 に か か る 時 間 Reconf. Time は 以 下 の 式 (1)で 表 す こ と が で き る ． Reconf. Time(s) =. The size of a partial bitstream(bit) The Bandwidth of PCAP(bps). (1). PCAP の バ ン ド 幅 は ノ ン セ キ ュ ア モ ー ド で 400MB/s であり，本研究で実装した再構成モジュールのパーシ ャ ル ビ ッ ト ス ト リ ー ム の デ ー タ サ イ ズ は 323KB で あ っ た た め ，上 式 (1)よ り 再 構 成 に か か る 時 間 は ，. 323KB. 400MB/𝑠. =. ータを想定しており，比較対象の一例として， Raspberry Pi 2 Model B(以 下 Raspi 2)が 挙 げ ら れ る た め [10] [11]， 本 研 究 報 告 で は ， Zynq ZC702 の Artix-7 に お け る 専 用 ハ ー ド ウ ェ ア に よ る 処 理 (HW 処 理 )と Raspi 2 の Cortex-A7 に お け る ソ フ ト ウ ェ ア 処 理 (SW 処 理 )に よ る ス ル ー プ ッ ト と 消 費 電 力 量 の 比 較・評 価 を 行 っ た ． な お ，Zynq 上 の FPGA の 動 作 周 波 数 は 100MHz，Raspi 2 の 動 作 周 波 数 は 900MHz で あ り ， ク ア ッ ド コ ア で あ る [12]． 表 4 は Raspi 2 と Zynq ZC702 で の 各 匿 名 化 処 理 で の 消 費 電 力 を 表 す ． Adafruit に よ れ ば ア イ ド ル 時 の 電 流 は 200mA で 供 給 電 源 は 5W よ り Raspi 2 の 消. 0.8075𝑚𝑠と 求 ま る ． 本 研 究 で 実 装 し た 再 構 成 領 域 pblock と 再 構 成 モ ジ ュ ー ル そ れ ぞ れ の 回 路 規 模 を 表 3 に 示 し た ．pblock は ， Zynq ZC702 に 含 ま れ る Artix-7 の 回 路 規 模 の 約 11.2% の 使 用 率 で あ っ た ． pblock に お け る そ れ ぞ れ の 再 構 成 モジュールの回路規模について，マスキング，マイク ロ・アグリゲーション，ノイズ付加，スワッピングの 順 に ， LUT は 662 個 ， 3,165 個 ， 1,590 個 ， 531 個 で ， そ の 合 計 値 は 5,948 個 と な り ， レ ジ ス タ は 1,107 個 ， 5,840 個 ， 2,402 個 ， 1,387 個 で ， 合 計 値 は 10,736 個 と なった．したがって，再構成を用いた提案機構では， 表 3. 電力量に関する評価を述べる．本研究ではコーディネ. 再構成領域における回路規模. 費 電 力 は 1.0W と 求 め ら れ [13]，Zynq ZC702 に 関 し て は そ れ ぞ れ の 処 理 モ ジ ュ ー ル に お い て Vivado で 解 析 し た ．ま た 以 下 の 表 5 は ，各 匿 名 化 処 理 に お い て ，32 ビ ッ ト デ ー タ 32 個 の う ち ，は じ め の デ ー タ が 処 理 モ ジ ュールに入力されてから，最後のデータが出力される までのクロック数とそのクロック数より算出されたス ループットが示されている．表 6 と表 7 はそれぞれ， 各 匿 名 化 処 理 の SW 処 理 ， HW 処 理 に よ る 処 理 時 間 ， スループット，消費電力量を示している． ここで処理 時 間 と は ，1 つ の 32 ビ ッ ト デ ー タ を 処 理 す る の に か か る 時 間 を 指 す ．図 1 を 考 慮 す る と ，マ ス キ ン グ と ス ワ ッ ピ ン グ 処 理 で は ， 1Gbps を 超 え て お り ， 中 継 器 等 の 中間階層での利用を視野に入れることができ，無線セ ンサネットワークでの利用には十分な スループットで あることがわかる．また，ノイズ付加とマイクロ・ア グ リ ゲ ー シ ョ ン に 関 し て は ， 1Gbps を 下 回 っ て は い る も の の ， SW 処 理 と 比 較 し て ， よ り 高 ス ル ー プ ッ ト で. 表 4. 消費電力. あり，他のアプリケーションを処理する余地ができた と考えられる． 表 8 は ， 表 6 と 表 7 に 示 す SW 処 理 に 対 す る HW 処理のスループット・消費電力量の改善率を示してい る．改善率はスワッピングで最も大きく，スループッ ト が 約 328 倍 ，消 費 電 力 量 は 約. 1 200. 倍 と な っ た ．こ れ は ，. ハ ー ド ウ ェ ア 実 装 に 適 し た XOR 演 算 を 多 用 し て い る. ⓒ 2016 Information Processing Society of Japan. 4.
(5) Vol.2016-ARC-219 No.17 Vol.2016-SLDM-175 No.17 Vol.2016-EMB-40 No.17 2016/3/24. 情報処理学会研究報告 IPSJ SIG Technical Report. 表 5. クロック数とスループット. 5. 結 論 本研究では，マスキング，ノイズ付加，マイクロ・ アグリゲーション，スワッピングの 4 つの匿名化処理 モ ジ ュ ー ル を ， 再 構 成 を 用 い て Zynq ZC702 評 価 ボ ー ド上に実装し，動作を確認した．再構成による回路規 模の削減を試みたが，再構成する処理モジュール の回 路規模のバラつきが大きく，結果として，回路規模の. 表 6. 各 匿 名 化 処 理 の SW 処 理 に よ る 処 理 時 間・スループット・消費電力量. 削減を達成できなかった．しかし，同一再構成領域で の処理モジュールを増やす，もしくは類似する回路規 模を有する処理モジュールを複数実装することなどに より，回路規模削減が期待できると考えられる ．スル ー プ ッ ト に 関 し て は ， Raspi 2 の SW 処 理 と 比 較 し て ， そ の 改 善 率 に 差 は あ る も の の ，基 本 的 に HW 処 理 に よ り高スループット化が図れ，また 消費電力量に関して も ， FPGA を 用 い た シ ス テ ム 設 計 に よ り 低 消 費 電 力 化 が図れることが示された．無線センサネットワークの. 表 7. 各 匿 名 化 処 理 の HW 処 理 に よ る 処 理 時 間・スループット・消費電力量. コーディネータにおいて，スループット・電力効率で ともに優れたシステムを設計できる可能性が示された と考えられる．. 6. 今 後 の 課 題 現在のシステムでは，データに対して匿名化処理を 行うのみであり，実行した匿名化処理の種類や匿名化 の程度などの情報を結果として返すシステムを構築す る必要がある．また，匿名化処理には明確な匿名化基 準 と し て k-匿 名 性 や l-多 様 性 が 存 在 し ， デ ー タ の 2 次 表 8. 各 匿 名 化 処 理 の SW 処 理 に 対 す る HW 処理による改善率. 利用や情報公開のためにこうした 基準を満たす必要が あ る ．そ の た め ，k-匿 名 性 や l-多 様 性 の 処 理 を Zynq PS 上のプロセッサで処理を行うなどが課題として挙げら れる．さらに，匿名化処理後のデータが，元データと 比較してどれだけ情報が損失されたかを示す情報損失 率の評価も同時に行う． 再構成の観点では，回路規模削減とスループット向 上のため，処理モジュールの並列性などの改良が必要 と考えられる．回路規模の削減において，回路規模の 大きさにバラつきがある場合，同一の再構成領域に実. ことに起因すると考えられる．一方，ノイズ付加の改 善 率 が 最 も 小 さ く ，ス ル ー プ ッ ト が 約 12 倍 ，消 費 電 力 表 9 各 匿 名 化 処 理 の SW 処 理 に 対 す る HW 1 量が約 倍 で あ っ処 た理 ．改 善る 率改 が善 低率 い 理 由 と し て ，ノ イ によ 6.67. ズを付加する処理の並列処理化を実装してい ないこと が挙げられる．表 3 の回路規模の結果を考慮すれば， ノイズ付加処理を並列化することで， スループットの 向 上 と 再 構 成 領 域 の 回 路 規 模 削 減 が 期 待 で き る ．ま た ， マイクロ・アグリゲーションにおける改善率もノイズ 付 加 と 同 様 に 低 い が ， こ れ は SW 処 理 で 利 用 し て い る qsort に よ る ソ ー ト 処 理 が 十 分 高 速 で あ る こ と が 考 え られる．. ⓒ 2016 Information Processing Society of Japan. 装せず，それぞれを独立に実装して回路規模削減を図 ることも課題として挙げる．. 謝. 辞. 本研究は，公益財団法人セコム科学技術振興財団研 究助成，文部科学省科学技術研究費補助金基盤研究 B 「機能維持性を高める建物・複数機器の協調制御」 (24360230)な ら び に 「 コ ン テ ン ツ ベ ー ス ・ ス マ ー ト コ ミ ュ ニ テ ィ イ ン フ ラ の 構 築 と 展 開 」 (25280033)， 国 土 交通省住宅・建築物技術高度化事業」の一環としてな された．. 文. 献. [1] 経 済 産 業 省 商 務 情 報 政 策 局 , “ IoT 時 代 に 対 応 し た デ ー タ 経 営 2.0 の 促 進 の た め の 論 点 に つ い て (討 議 ⽤ 資 料 ),” 2 2015. [オ ン ラ イ ン ]. Available:. 5.
(6) 情報処理学会研究報告 IPSJ SIG Technical Report. Vol.2016-ARC-219 No.17 Vol.2016-SLDM-175 No.17 Vol.2016-EMB-40 No.17 2016/3/24. http://www.meti.go.jp/committee/sankoushin/shojo/j ohokeizai/pdf/002_07_00.pdf. [ ア ク セ ス 日 : 13 1 2016]. [2] B. Andreas, B. Florian, Z. Daniel , J. Teich, “ Energy-Aware SQL Query Acceleration through FPGA-Based Dynamic Partial Reconfiguration ” [3] W. Ying, Z. Xuegong, W. Lingli, Y. Jian, L. Wayne, P. Chenglian , T. Jiarong, “ SPREAD: A Streaming-Based Partially Reconfigurable Architecture and Programming Model, ” IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, VOL. 21, NO. 12, DECEMBER 2013, 2013. [4] K. Jalal, E. Ali, A. Adewale , A. Tughrul, “ A Dynamic Partial Reconfiguration Design for Camera systems,” Adaptive Hardware and Systems (AHS), 2015 NASA/ESA Conference on , 2015. [5] S. Ubik, P. Zejdl and J. Halák, "Real-time anonymization in passive network monitoring," Third International Conference on Networking and Services, 2007. [6] A. Blake and R. Nelson, "Scalable Architecture for Prefix Preserving Anonymization of IP Addresses," 8th International Workshop SAMOS, pp. 33 - 42, 2008. [7] J. Sawada and H. Nishi, "Hardware acceleration and data-utility improvement for low-latency privacy preserving mechanism," 22nd International Conference on Field Programmable Logic and Applications, pp. 499 - 502, 2012. [8] Y. Fumito, M. Kanae , N. Hiroaki, “ RAM-based Hardware Accelerator for Network Data Anonymization, ” Field Programmable Logic and Applications (FPL), 2014 24th Internat ional Conference, 2014. [9] C. Kohn, “ Partial Reconfiguration of a Hardware Accelerator on Zynq-7000 All Programmable SoC Devices,” 2013. [10] F. Mio, I. Minako, Y. Fumito , N. Hiroaki, “ Construction of HEMS in Japanese Cold District for Reduction of Carbon Dioxide Emissions, ” Industrial Electronics Society, IECON 2014 - 40th Annual Conference of the IEEE, 2014. [11] X. Patrick, F. George, O. Seán, K. Niall, E. -M. Fiona, L. Paul , P. Emanuel, “ Sensing wind for environmental and energy applications, ” Irish Signals & Systems Conference 2014 and 2014 China-Ireland International Conference on Information and Communications Technologies (ISSC 2014/CIICT 2014). 25th IET , 2014. [12] Raspberry Pi Foundation, [ オ ン ラ イ ン ]. Available: https://www.raspberrypi.org/products/raspberry-pi-2model-b/. [ア ク セ ス 日 : 21 2 2016]. [13] Adafruit, [ オ ン ラ イ ン ]. Available: https://learn.adafruit.com/introducing-the-raspberrypi-2-model-b?view=all. [ア ク セ ス 日 : 21 2 2016].. ⓒ 2016 Information Processing Society of Japan. 6.
(7)
図
関連したドキュメント
算処理の効率化のliM点において従来よりも優れたモデリング手法について提案した．lMil9f
研究計画書（様式 2）の項目 27～29 の内容に沿って、個人情報や提供されたデータの「①利用 目的」
ニホンジカはいつ活動しているのでしょう？ 2014 〜 2015
The Leaders welcomed the successful conclusion of the negotiations for the ASEAN-Japan Comprehensive Economic Partnership (AJCEP) Agreement and noted with satisfaction that
一方で、平成 24 年(2014)年 11
本案における複数の放送対象地域における放送番組の
地球温暖化対策報告書制度 における 再エネ利用評価
アジアにおける人権保障機構の構想(‑)
