< 研究の背景と経緯 > 今日 携帯電話やデジタルカメラなどの携帯機器にはフラッシュメモリーを記憶媒体としたSSDが使われています 東京大学と慶應義塾大学の研究チームはこれまで テラバイト (1 兆バイト ) 容量のNANDフラッシュメモリーを搭載し 高信頼で非接触な毎秒 10ギガビットの超高速無線

平 成 ２ ４ 年 ２ 月 １ ６ 日 科学技術振興機構（ＪＳＴ） Tel：03-5214-8404(広報ポータル部) 東 京 大 学 Tel：03-5841-1790（工学部 広報室） 慶 應 義 塾 大 学 Tel：03-5427-1541（広報室）

固体記憶媒体ＳＳＤメモリーに関する３つの革新的新技術を開発、

家電の超小型化へ

－寿命１０倍化、世界最高速（毎秒７ギガビット）、０.５２Ｗ給電－

ＪＳＴ 課題達成型基礎研究の一環として、東京大学 大学院工学系研究科の竹内 健 准教授、慶應義塾大学 理工学部の黒田 忠広 教授と石黒 仁揮（イシクロ ヒロキ） 准 教授らの研究チームは、非接触型の固体記憶媒体ソリッド・ステート・ドライブ（ＳＳＤ） メモリー注１） の研究開発において、キー技術である１）高信頼メモリーシステム、２）ワ イヤレス通信システム、３）ワイヤレス給電システムの最先端研究を進めてきました。 同チームは、今回、１）フラッシュメモリー注２）_{の寿命を最大１０倍（実験値）に延ば} すことができる誤り訂正回路、２）メモリーモジュールを回路基板に載せるだけでプロ セッサーと双方向通信できる世界最高速（１ピン当たり毎秒７ギガビット）の非接触メ モリーシステム、３）最大０.５２Ｗの電力を数マイクロ秒の応答速度（従来比２桁高速 化）で伝送できる非接触給電システムの３つの革新的新技術を開発しました。これらの 研究成果である技術を統合することにより、１２８ギガビット以上の大容量ワイヤレス ＳＳＤメモリー製作が可能となるため、データーセンターでは従来のハードディスクか らＳＳＤメモリーへの置き換えにより処理速度の１０倍高速化、消費電力半減化が可能 になるほか、世界市場１兆円規模のメモリーモジュールビジネスに大きな経済効果をも たらす可能性があります。同技術はまた、将来、小型バッテリーフリーの大容量メモリ ーカード注３）_{を実現する際にも鍵となる革新技術としても期待されます。} 本研究成果は、２０１２年２月１９日から２３日（米国西部時間）に米国・サンフラ ンシスコで開催される「国際固体素子回路会議（ＩＳＳＣＣ ２０１２）」で発表されます。 本国際会議は固体素子回路分野では世界的研究のオリンピックと称される権威あるもの で、竹内チームが論文３件同時に採択されたことは快挙といえます。 本成果は、以下の事業・研究領域・研究課題によって得られました。 戦略的創造研究推進事業 チーム型研究（ＣＲＥＳＴ） 研 究 領 域：「ディペンダブルＶＬＳＩシステムの基盤技術」 （研究総括：浅井 彰二郎 株式会社リガク 取締役副社長） 研究課題名：「ディペンダブル ワイヤレス ソリッド・ステート・ドライブ（ＳＳＤ）」 研究代表者：竹内 健（東京大学 大学院工学系研究科 准教授） 研 究 期 間：平成２１年１０月～平成２７年３月 ＪＳＴはこの領域で、ＶＬＳＩシステムの高信頼・高安全性を保証するための基盤技術の研究 開発を推進しています。上記研究課題では、１ｍｍの通信距離で毎秒１０ギガビットの超高速無 線通信・給電機能を持ち、かつ信頼性・安全性の高いワイヤレス ソリッド・ステート・ドライ 解禁時間（ﾃﾚﾋﾞ、ﾗｼﾞｵ、WEB）：平成 24 年 2 月 20 日（月）午前 9 時 00 分 （新聞） ：平成 24 年 2 月 20 日（月）付 夕 刊

＜研究の背景と経緯＞ 今日、携帯電話やデジタルカメラなどの携帯機器にはフラッシュメモリーを記憶媒体と したＳＳＤが使われています。東京大学と慶應義塾大学の研究チームはこれまで、テラバ イト（１兆バイト）容量のＮＡＮＤフラッシュメモリーを搭載し、高信頼で非接触な毎秒 １０ギガビットの超高速無線通信・給電機能を持ったワイヤレス ソリッド・ステート・ド ライブ（ＳＳＤ）およびホストシステムの実現を目的に研究開発を進めてきました。 ＳＳＤには図１に示すような実用上の課題があります。また記憶媒体としてのＳＳＤの 大容量化は研究開発上の大きな目的ですが、これを果たすためにメモリーセルの実装密度 を高めようとすると、後述するような隣接するセル間での干渉が生じ誤動作を起こすとい うジレンマがあります。さらに現在の微小電力給電で利用可能なスマートフォンも多様な アプリやコンテンツ利用に対応するために大容量メモリーカードが実装されるため、高効 率・高速でしかも非接触の給電が絶対条件となります。 こうした課題を解決するため、研究チームは図１に示す３つの研究テーマを設定し、こ れまでにも、エラーを飛躍的に削減し、電力を半減以下にするデーター変調技術と、伝送 線路結合を用いた世界最速の非接触インタフェースを世界で初めて開発するなどしてきま した。 ＜研究の内容＞ 研究チームが開発する高信頼メモリーシステムでは、フラッシュメモリーを３０ｎｍ（ナ ノは１０億分の１ｍ）以下に微細化することを目的としています。しかし微細化を行うと、 隣接するメモリーセルとの間で電気的な干渉が生じ（図２）、メモリーセルのしきい値電 圧が変動してエラーを起こします。このエラーは従来技術では解決できなかったため、メ モリーの大規模化は大変困難でした。研究チームはこの課題を解決するために、干渉の補 正によるエラーの低減と高速な読み出しを両立し、メモリーの大規模化を実現する世界で 初めてのエラー予測ＬＤＰＣ（低密度パリティ検査符号）という新技術を開発しました。 具体的には、あるメモリーセルについて情報を読み出しする際に、周囲に隣接するメモリ ーセルのデーターパターン、書き換え回数、データー保持時間などの情報から予め作成す る不良率のデーターベースを参照して読み出しのエラー確率を算出し、エラーを訂正しま す（図２）。その結果、メモリーの寿命を最大１０倍（実験値）にまで延ばすことが実証 されました。以上の成果により、フラッシュメモリーは２０ｎｍ以下で微細化できるよう になるため、１２８ギガビット以上の大容量化が実現可能となります。 メモリーモジュールは、複数のＤＲＡＭを装備・配線して接続端子を設けた基板で、電 子機器の主要部品です。このメモリーモジュールのデーター転送速度が電子機器の性能を 決めるため、その高速化が必要で、２０１５年頃には最大毎秒４．３ギガビット（ＤＤＲ

ない高信頼のデーター転送を可能にし、かつ１ピン当たり毎秒７ギガビットという世界最 高速の通信に世界で初めて成功しました。 現状のスマートフォンなどでは微少電力給電（数十ミリワットレベル）に限られ、高速 給電も不要でしたが、将来の大容量メモリーカードではワットレベルの高効率、高速のワ イヤレス給電技術が必要となります。しかし、電力輻射注４）_{によるエネルギー損失がある} ため高効率給電は困難でした。そこで電力輻射を抑制し、高効率を維持しながら、高速の 消費電力変動に対応して高速に送信電力を制御するスイッチング変調の新技術を開発しま した。本技術では、受電側の電圧を一定に保つために、カードの動作状態（読み出し／書 き込み）に応じて高速に大きく変動するカード側消費電力に追従して、送信電力側でスイ ッチング周波数を共振周波数およびその分数調波の間で変調しています（図４）。その結 果、カード側の消費電力が数マイクロ秒以内に１桁変動した場合においても、受電側の最 大電圧降下は２％程度に抑えることができます（従来比２桁以上の高速化）。 ＜今後の展開＞ ＳＳＤは、２００９年にも実装面積が１．８インチＨＤＤのわずか１／１５の１８ｍｍ ×１４ｍｍという半導体パッケージ１個分の寸法で、１２８ギガバイトの容量が実現し、 全く新しい機器を生み出す可能性を秘めています。２０１５年には、テラバイト容量のワ イヤレスＳＳＤを持ち歩くことで、テレビ・携帯電話・車などが“Ｍｙ ＰＣ”として自宅 のパソコン同様に使える社会が実現します。また壁やテーブルなど生活の至るところに埋 め込まれたスクリーンに指先で触れることで操作できる新しいコンピューターが出現しま す。このような新しいコンピューターは、スクリーンにワイヤレスＳＳＤを置くことで、 “Ｍｙ ＰＣ”として利用することが可能になります。 身の回りのあらゆる物がコンピューター化する社会においては、端末が通信網を介して 常時データーセンターにアクセスするネットワーク志向の情報システムとなり、データー センターが膨大な量のデーターを処理することになります（情報爆発）。その結果、データ ーセンターでの消費電力が爆発的に増大し、温暖化など地球環境に著しい悪影響を及ぼし ます。このデーターセンターのストレージをハードディスクからＳＳＤに置き換えること により、消費電力の半減化が実現できます。 一方、本研究で開発する、データーのみならずＯＳ・アプリケーションソフトウエアを 搭載したワイヤレスＳＳＤと近年進歩が著しい小さな電力で電子回路を動かそうという 「エネルギー・ハーベスティング」の発電技術（環境発電技術）により、“地産地消”の地 球環境に優しい自律分散型の情報システムを構築することができます。人間が持ち歩くワ イヤレスＳＳＤ端末で発電（地産）と情報処理を行う（地消）ことで、データーセンター やネットワークに過度な負荷を掛けることなく情報処理が可能になり、低電力志向の環境 に優しいＩＴシステムを構築することができます。

＜参考図＞ 図１ 東京大学と慶應義塾大学の研究経緯と研究プログラム CG FG Target cell Upper cell Left cell Lower cell Right cell V_TH Vref1 Vref21 Host Numb er of “ 1” s (N” 1” i ni tial) cou nter

L DPC encoder

Err or pr ed iction

unit

Inter-cell cou pling in fo rmation N” 1” i ni ti alis ad ded to th e

u ser data.

Er ror reco ver y seq uen cer

L DPC d ecoder SSD

NAND flash memor y

App ly er ro r r ecovery pulses. Er ror

mod e d etector Pr ogr am

Read

NAND contro ller

Pro posed err or reco very (ER) scheme (Fig. 25.2.6)

No Yes Erro r cor rection

successful? In itial d ata Read -data Pr op osed EP-L DPC ar ch itectur e (Figs. 25.2.3-25.2.5) Pr og ram-d ata TReten tio n

tab le tableNW/E tableEP

NAND controller NAND flash memories

SATA controller 図1 メモリセル間の干渉 図2 従来のLDPC 図3 開発したエラー予測LDPC 図２ 東京大学によるフラッシュメモリーの長寿命化、高速化技術（論文（１）） フラッシュメモリーの微細化（２０ｎｍ以下）に伴い、メモリーセル間で干渉（容量結 合）が生じるため、しきい値電圧が変動するエラー（信号誤り）が生じます（図２－１）。 この信号誤りを防ぐため、従来からＬＤＰＣ（低密度パリティ検査符号）法（図２－２） が用いられていましたが、この方法では１つの信号の誤りチェックのために複数回（図２ －２では７回）の信号読み出しを行うため読み出しに時間がかかるという問題がありまし た。本研究では、１回の読み出しで誤りのない信号予測ができるエラー予測ＬＤＰＣを開 発しました。方法としては、周囲のメモリーセルのデーターパターン、書き換え回数、デ 図２－３ 開発したエラー予測ＬＤＰＣ 図２－２ 従来のＬＤＰＣ CG FG CG FG CG FG VTH V_ref1 Vref21 Vref1 Vref21 VTH 理想 実際 VTH V_ref1 Vref21 VTH V_ref1 Vref21 Vref1 Vref21 VTH Vref1 Vref21 VTH 理想 実際 メモリーセル間の干渉（容量結合） メモリーの書き換え回数・データ保持 時間の増加に伴う劣化 機器の人的エラー（水との接触） メモリ システム (東大竹内 ) 通信 システム (慶應大 黒田 ) 給電 システム (慶應大 石黒) アドバイザ企業 メモリー・ホスト 機器の使用に伴う劣化（接触不良） 課題 研究テーマ (1)高信頼メモリーシステム (2)適応制御ワイヤレス給電・通信システム 機器の人的エラー（電源遮断） (3)高QoS(Quality of Service) メモリー・通信システム メモリーの書き換え回数・データ保持 時間の増加に伴う劣化 機器の人的エラー（水との接触） メモリ システム (東大竹内 ) 通信 システム (慶應大 黒田 ) 給電 システム (慶應大 石黒) アドバイザ企業 メモリー・ホスト 機器の使用に伴う劣化（接触不良） 課題 研究テーマ (1)高信頼メモリーシステム (2)適応制御ワイヤレス給電・通信システム 機器の人的エラー（電源遮断） (3)高QoS(Quality of Service) メモリー・通信システム 図２－１ メモリーセル間の干渉 Error prediction unit Inter-cell coupling information N” 1” initialis added

to the user data. LDPC decoder

エラー予測LDPC回路

TRetention

table tableNW/E tableEP Number of “ 1” s (N_{” 1” initial}) counter LDPC encoder Error prediction unit Inter-cell coupling information N” 1” initialis added

to the user data. LDPC decoder

エラー予測LDPC回路

TRetention

table tableNW/E tableEP Number of “ 1” s (N_{” 1” initial}) counter LDPC encoder NANDコントローラ NANDフラッシュメモリー

図３－１ 非接触メモリーモジュール 図３－２ エネルギー等分配メモリーバス 従来技術：波形が潰れて信頼性が低い 新技術：波形が整い信頼性が高い 図３－３ 世界最高速度の毎秒７ギガビット通信（実測波形） 図３ 慶應義塾大学による世界初の非接触ＤＲＡＭモジュールと世界最高速度の通信波形 （論文（２）） ワイヤレス通信システムの基本技術として、ＤＲＡＭモジュールとＣＰＵを無線接続す る技術（図３－１）を開発しました。従来の技術では信号分岐点で信号が反射して高速通 信できません。そこで、世界で初めて方向性結合器を用いて信号を分岐しました（図３－ ２）。ＤＲＡＭモジュールとマザーボードに形成した伝送線路が互いに接近したときに方 向性結合器を構成します。結合器の結合度とインピーダンス（交流電気抵抗）を精緻に調 整することで、各モジュールに均質な信号を送ることができます（図３－３）（従来技術 （左）では結合度・インピーダンス調整なし、新技術（右）では結合度・インピーダンス 調整あり）。現在主流の規格ＤＤＲ３に比べて、通信速度を３倍以上高速化することに成 功しました。

図４ 慶應義塾大学による分数調波切り替えにより高速負荷追従を実現した昇圧無線 給電システム（論文（３）） ワイヤレス給電システムの基本技術として、高効率の非接触給電システム（図４－１） を開発しました。高速に大きく変動するカード側消費電力に追従して送信電力を高速に制 御します（図４－２）。スイッチング周波数を共振周波数およびその分数調波の間で変調 することで、高効率を維持しながら高速かつ不要輻射の少ない電力制御を可能としました （図４－３）。カード側の消費電力が数マイクロ秒以内に１桁変動した場合においても、 受電側の最大電圧降下は２％程度に抑えられます（図４－４）。 図４－１ 大容量メモリーカード向 け非接触給電システム 図４－２ 高速電力制御回路ブロック図 図４－４ 消費電力変動時における カード側電圧変動 図４－３ 分数調波スイッチングを用いた 高速電力制御

左図： 高信頼な非接触メモリーカード 提案する非接触カードは高速なデーター通信だけでなく、防水機能を備え、接 触不良や、動作中の誤った抜き差しなど利用者の誤使用、人体との接触による静 電気破壊、使用に伴う劣化に高い信頼性・安全性も確保します。 右図： 非接触メモリーカードが切り開く新しいアプリケーション メモリーカードを携帯電話やテレビ、車、パソコン、音楽機器、デジタルカメ ラ、ビデオカメラと接触することで、あらゆる機器が“Ｍｙ ＰＣ”として使える ようになります。 【補足図面】 非接触メモリーカードが切り開くアプリケーション

＜用語解説＞ 注１）固体記憶媒体ソリッド・ステート・ドライブ（ＳＳＤ）メモリー ＳＳＤは記憶媒体としてフラッシュメモリーを用いるドライブ装置で、ハードディスク の代替として広く利用されています。機械的に駆動する部品がないため、高速に読み書き でき、消費電力も少なく衝撃にも強くなります。このため、頻繁にアクセスされるプログ ラムやデーターをＳＳＤに保存する用途で現在幅広く使われています。 注２）フラッシュメモリー データーの一括消去を特徴とする、電気的にデーターの読み書きが可能で、電源を切っ てもデーターが消えない半導体記憶装置。 注３）メモリーカード ここでいうメモリーカードとは、大容量のフラッシュメモリーを、ハードディスクドラ イブの代わりに記憶媒体として用いるＳＳＤのこと。 注４）電力輻射 データー伝送回路を含む機器内外の電子回路に発生する通信用の電波や高周波の電磁ノ イズなどによって生じる電磁妨害のこと。 ＜論文名＞

（１）“Over-10×-Extended-Lifetime 76%-Reduced-Error Solid-State Drives (SSDs) With

Error-Prediction LDPC Architecture and Error-Recovery Scheme”

（エラー予測ＬＤＰＣ回路とエラー回復手法を備えて、寿命を１０倍以上に向上、エラ

ーを７６％低減したソリッド・ステート・ドライブ（ＳＳＤ））

（ ２ ）“ A 7Gb/s/Link Non-Contact Memory Module for Multi-Drop Bus System Using Energy-Equipartitioned Coupled Transmission Line”

（信号エネルギーを等しくした結合伝送線路を用いた、毎秒７ギガビットのマルチド ロップバス用非接触メモリーモジュール）

（３）“Voltage-Boosting Wireless Power Delivery System With Fast Load Tracker by Δ

Σ-Modulated Sub-Harmonic Resonant Switching”

（ΔΣ変調分数調波切り替えにより高速負荷追従を実現した昇圧無線給電システム） ＜お問い合わせ先＞

黒田 忠広（クロダ タダヒロ） 慶應義塾大学 理工学部 電子工学科 教授 〒223-8522 神奈川県横浜市港北区日吉３－１４－１ Tel／Fax：045-566-1534（ダイヤルイン） E-mail：kuroda@elec.keio.ac.jp 研究室ホームページ：http://www.kuroda.elec.keio.ac.jp ＜ＪＳＴの事業に関すること＞ 石井 哲也（イシイ テツヤ） 科学技術振興機構 イノベーション推進本部 研究領域総合運営部 〒102-0076 東京都千代田区五番町７ Ｋ’ｓ五番町ビル Tel：03-3512-3524 Fax：03-3222-2064 E-mail：crest@jst.go.jp