同時発表： 筑波研究学園都市記者会（レク） 文部科学記者会（資料配布） 科学記者会（資料配布）
究極の薄さを持つ高誘電体ナノ材料
－低コストの室温溶液プロセスで次世代 high-k 素子－ 平成１８年２月２７日 独立行政法人物質・材料研究機構 概 要 １．独立行政法人物質・材料研究機構（理事長：岸輝雄）物質研究所（所長：室町英治） ソフト化学グループの長田実主任研究員、佐々木高義ディレクターらは、厚さ約１nm（原 子数個に相当）の新しい高誘電体ナノ材料（高誘電体ナノシート）を発見し、溶液プロ セスを用いた積層により、世界最高レベルの低漏れ電流特性と高誘電率 1)を有する高容 量誘電体素子の開発に成功した。 ２．高誘電率(high-k)材料2)は、現在の酸化シリコンに代わる次世代の高容量メモリ材 料3)、トランジスタゲート絶縁膜4)として、将来の半導体集積回路の心臓部を担うキーマ テリアルである。現在、パソコン、携帯電話などモバイル機器のさらなる高速化、低消 費電力化に向け、メモリやトランジスタ素子への high-k 材料の導入が急ピッチで進んで いる。しかし、既存の high-k 材料では、製造時の基板界面劣化による漏れ電流増大や微 細化による誘電特性劣化など多くの問題点が山積しており、これらの問題点を克服でき る新しい high-k 材料の開発が待ち望まれていた。 ３．今回開発した高誘電体ナノシート 5)は、新タイプの酸化チタンで、厚さ約１nm、横サ イズ数十μm のシート状ナノ結晶である。このナノ結晶を基本ブロックにして、溶液プ ロセスを用いた積層 6)により、超平滑電極上に低誘電体層や欠陥のない積層薄膜素子の 作製に成功した。その結果、膜厚 5〜15nm の超薄膜素子で世界最高レベルの低漏れ電流 特性（10-6 A/cm2以下）と高誘電率（比誘電率 120 以上）を同時に実現した。 ４．今回の成果は、次世代の高容量メモリや低消費電力型トランジスタ用ゲート絶縁膜な どに応用できる画期的な材料提案を与えるものであり、今後、パソコン、携帯電話など のモバイル機器の発展を支えるキー技術になるものと期待される。また、本技術は、低 コストの室温溶液プロセスで素子の製造ができるため、次世代の低環境負荷グリーンプ ロセスとしても重要な役割を果たすことが期待される。 ５．本研究成果は、ＪＳＴ戦略的創造研究推進事業チーム型研究（CREST タイプ）の研究 テーマ「光機能自己組織化ナノ構造材料の創製（研究代表者：佐々木高義）」の一環で得 られたもので、国際学術誌「Advanced Materials」(Wiley-VCH 社)に近日掲載予定であ る。研究の背景 シリコンをベースとした半導体集積回路は、パソコン、携帯電話などあらゆるモバイル 機器に組み込まれており、素子の微細・集積化を追求することで、機器の小型・軽量・高 速化を推進してきた。しかしながら、現在のメモリやトランジスタなどの心臓部を支える 酸化シリコン膜は、物理的な薄膜化の限界にきており、そのため漏れ電流による回路全体 の消費電力の増大が深刻な問題になっている。また、微細・集積化に伴う製造コストの上 昇も限界に達しようとしている。高度情報通信機器を将来にわたって持続的に発展させる ためには、半導体デバイスの微細化と高性能化を低コストでさらに進めなければならない が、これはシリコンだけに依存した素子開発では実現が困難で、半導体集積回路に全く新 しい材料や作製プロセスの導入が必要となっている。 材料面から、このような状況を打開する技術として、高誘電率(high-k)材料 2)で酸化シ リコン膜を置き換える方法が提案され、現在ＤＲＡＭ3)やトランジスタ・ゲート素子4)への high-k 材料の導入が進められている。これは高い誘電率の材料を使えば、高容量を維持し たまま漏れ電流の抑制が可能となるためである。現在、high-k 材料の候補としては、メモリ 用には(Ba,Sr)TiO3などペロフスカイト酸化物系、ゲート絶縁膜用には HfO2などの酸化物が注目 され、早期の実用化を目指し、世界中で激しい開発競争が繰り広げられている。しかしながら、 これまで開発された high-k 材料の多くは、製造時の加熱処理において基板との接合界面で 低誘電体層が生成し、これによる容量低下と漏れ電流増加のために、本来の high-k 材料の 性能を得られないでいた。また、今後も高度情報通信機器の高機能化、低消費電力化の要求 を満たす半導体集積回路を実現していくためには、high-k 材料のさらなる微細化と薄膜化が 必要であるが、現在の high-k 材料の薄膜化限界は酸化シリコン膜に換算7)して 5 nm 程度 に制限されていた。 そのため、high-材料の実用化には、これらの問題を克服し、薄膜化と漏れ電流抑制を同 時に実現する新しい high-材料のブレークスルーが待ち望まれていた。 研究成果の内容 これまで本研究グループでは、独自に開発したシート状形状を持つ新タイプの酸化物ナ ノ結晶（酸化物ナノシート 5））に着目し、この結晶を基本ブロックとした材料開発を進め てきた。今回の「高誘電体ナノシート」の開発は、こうした研究の一環として得られたも のである。さらに、本成果は、高誘電体ナノシートを利用して、新しい誘電体素子を創成 するために必要な、以下の技術的ハードルをクリアすることによって達成された。 （１）ナノの薄さでも機能する high-k 材料の開拓に際し、本グループ・オリジナルのナノ 物質である、厚さ約１nm（原子数個に相当）、横サイズ数十μm のチタニアナノシー トに着目したこと（図２）。 （２）このナノ結晶を基本ブロックにして積層薄膜素子を作製するために、室温での溶液 プロセスを用いた Layer-by-Layer 積層集積6)により、分子層１層ずつの成膜と緻密 化処理を繰り返す新手法（図３a）を開発したこと。 （３）これにより、超平滑 SrRuO3電極上に低誘電体層や欠陥のない積層薄膜素子の作製に 成功したこと（図３b）。 これらの技術開発により、既存の high-k 材料が抱えていた課題を克服し、その結果、膜 厚 5〜15nm の超薄膜素子で世界最高レベルの低漏れ電流特性（10-6 A/cm2以下）と高誘電率 （比誘電率 120 以上）を同時に実現した。
極薄膜領域での誘電特性をまとめたものである。High-k 材料の多くは、高容量化を目指し てナノレベルまで薄膜化すると比誘電率が劇的に低下するのに対し、高誘電体ナノシート 積層膜は 5〜15nm の薄さでも顕著なサイズ効果は見られず、123〜127 の高い比誘電率と良 好な絶縁性を同時に実現するユニークな特性（サイズ効果フリー特性）を示した。尚、今 回の超薄膜は、現在の酸化シリコンゲート絶縁膜に換算した膜厚で 0.15 〜0.45nm に対応 しており、これは現在の high-k ゲート絶縁膜において微細化の目標値である換算膜厚７）1nm を満たす結果である。 また、本技術は、室温での簡便な溶液プロセスのみで素子の作製が可能であるため、既 存の high-k 材料で問題となっていた製造時における低誘電体層や欠陥の生成などを回避 でき（図５）、なおかつ様々な基板、材料との融合が可能という優れた特徴を有する。 波及効果と今後の展開 本技術を用いれば、今後一層の高性能化が期待されるコンピュータ、携帯電話等のモバ イル機器に対して、超高容量のＤＲＡＭメモリ（図６）や、バッテリーの消費電力を抑え つつ高速処理が可能なトランジスタを実現できるため、モバイル機器のさらなる普及や高 度情報通信機器をベースとするユビキタス社会の発展にも貢献できるものと考えている。 また、本技術は、従来の薄膜プロセスの主流である大型の真空装置や高価な成膜装置を必 要としない低コスト、低環境負荷プロセスを実現しており、エネルギー節約や地球環境保 護に貢献する次世代のグリーンプロセスとしても重要な役割を果たすことが期待される。 以上の点、本技術は、現時点において次世代の high-k 材料に必要とされる多くの要求を クリアしており、ナノ領域での優れた誘電特性と低環境負荷プロセスというメリットから、 高容量メモリやトランジスタ用ゲート絶縁体に加え、高誘電体薄膜が基幹部品となってい る携帯電話用積層コンデンサ、無線通信用高周波デバイスなど、高度情報通信機器の高速・ 低消費電力化を支えるキーマテリアルになるものと考えている。 問い合わせ先： 〒305-0047 茨城県つくば市千現１－２－１ 独立行政法人物質・材料研究機構 広報室 TEL:029-859-2026 研究内容に関すること： 独立行政法人物質・材料研究機構 物質研究所ソフト化学グループ 長田 実（おさだ みのる） ＴＥＬ：029-860-4352（ダイヤルイン） ＦＡＸ：029-854-9061 Ｅ−ｍａｉｌ：[email protected] 佐々木 高義（ささき たかよし） ＴＥＬ：029-860-4313（ダイヤルイン） ＦＡＸ：029-854-9061 Ｅ−ｍａｉｌ：[email protected]
【用語説明】 １）誘電率 ２つの電極の間に誘電体を挟んでコンデンサをつくった時に電気をためこむ能力。通常、 比誘電率という指標が使われ、これは誘電体の電気のたまる量（静電容量）と同じ回路を 真空にした時の静電容量の比である。 ２）高誘電率（high-k）材料 酸化シリコン膜と比較して大きな誘電率の値を持ち、酸化シリコン膜を代替し、新たな メモリ材料、ゲート絶縁膜の材料として実用化が期待されている材料の総称。メモリ用に は(Ba,Sr)TiO3などペロフスカイト酸化物系、ゲート絶縁膜用には HfO2などの酸化物等が主な候 補として考えられているが、材料探索に関しては現在も研究が進められている。 ３）ＤＲＡＭ（Dynamic Random Access Memory）
半導体記憶素子の一つ。読み書きが自由に行なえるメモリの一種で、コンデンサとトラ ンジスタにより電荷を蓄える回路を記憶素子に用いる。 ４）ゲート絶縁膜 トランジスタ回路の中で、電流を制御している絶縁体薄膜。現在のシリコンベースの半 導体トランジスタでは、酸化シリコン膜が使われているが、数 nm の薄さだと量子力学的な トンネル効果で電流が通り抜けてしまい、絶縁膜として機能しなくなってしまう。 ５）酸化物ナノシート 層状酸化物をソフト化学的な処理により結晶構造の基本最小単位である層１枚にまで剥 離することにより得られる、本研究グループ・オリジナルのナノ物質。 ６） 積層集積（Layer-by-Layer 積層集積） 静電的な相互作用を利用して、目的材料を自己組織化的に交互に吸着させ薄膜等を形成す る技術。こうして形成される材料は、リソグラフィーなど現在の半導体製造手法に比べ、よ り小さく、高い密度で、欠陥の少ない素子になる。 ７）換算膜厚 ある厚さの high-k ゲート絶縁膜が示す容量に対して、それと同じ容量値を示す酸化シリ コン膜の膜厚を指す。
