第6章 演算部の設計
6.1 演算部の構成
ALUの機能選択:加算
R0 ← R1 + R2
フト選択:なし
Aバ のレ タ選択:R1
Bバ のレ タ選択:R2
Cバ のレ タ選択:R0
A := R1
B := R2
C := R0
+
6.1 演算部の構成
R0 ← R1 + R2
R1
R2
R1 + R2
+
A := R1
6.1 演算部の構成
6.1 演算部の構成
ACC ← R1
R1 R1
R1
ACC ← R1
R0 ← R1 + R2
6.1 演算部の構成
ACC ← ACC + R2
R1 R2
R2 R2
+
R1+R2
ACC ← R1
ACC ← ACC + R2
R0 ← R1 + R2
6.1 演算部の構成
R0
R1+R2 R1+R2
R0 ← ACC
ACC ← R1
ACC ← ACC + R2
R0 ← ACC
R0 ← R1 + R2
6.1 演算部の構成
6.2 算術演算回路の設計
nビット並列加算器を用いて
加算 減算 桁上 つ 加算 加算 減算 を実現す
算術演算回路を設計
6.2 算術演算回路の設計
表6.1 算術演算回路の機能表
6.2 算術演算回路の設計
6.2 算術演算回路の設計
6.2 算術演算回路の設計
0
0
0 0 0 0
6.2 算術演算回路の設計
1
0
B3 B2 B1 B0
6.2 算術演算回路の設計
0
1
B3 B2 B1 B0
6.2 算術演算回路の設計
1
1
1 1 1 1
6.3 論理演算回路の設計
6.4 ALUの設計
6.4 ALUの設計
表6.2 ALUの機能表
6.4 ALUの設計
6.5 シフタの設計
� � � 論理シフトを実現す 回路 設計例
A1U 演算結果をX シフタ 出力をY す シフタ 機能
Y ← X
Y ← lsl X
Y ← lsr X
つ 機能を区別す ため つ 制御信号 必要
そ を W1W0 し 第 機能
Y ← 0
6.5 シフタの設計
W
1
W
0
: Y ← X
W
1
W
0
: Y ← lsl X
W
1
W
0
: Y ← lsr X
W
1
W
0
: Y ← 0
6.5 シフタの設計
W
1
W
0
: Y ← X
W
1
W
0
: Y ← lsl X
W
1
W
0
: Y ← lsr X
W
1
W
0
: Y ← 0
6.5 シフタの設計
W
1
W
0
: Y ← X
W
1
W
0
: Y ← lsl X
W
1
W
0
: Y ← lsr X
W
1
W
0
: Y ← 0
0 0
6.5 シフタの設計
W
1
W
0
: Y ← X
W
1
W
0
: Y ← lsl X
W
1
W
0
: Y ← lsr X
W
1
W
0
: Y ← 0
1 0
6.5 シフタの設計
W
1
W
0
: Y ← X
W
1
W
0
: Y ← lsl X
W
1
W
0
: Y ← lsr X
W
1
W
0
: Y ← 0
1 1