v血【vgs I V(x)]dV(x) ‑

d

となる｡すなわち,

･由‑㌍㌘･Vh･(vgs一号)

p･W･eoei

(6‑4)

･vds･(vgs‑%)

^(6̲5,

(6‑6)

となるo この式6‑6がIds‑Vdsの関係である｡

以上は理想的な場合であるが,実際の半導体では表面状態の存在や絶縁物内の電荷のため反転層形

成には, Vgsがv.を越えなければならないoこのためには上で述べた各式のVgsのかわりにVgs‑Vtと

すればよい｡したがって,

Ids^‑ p･W･eoei

Ld ･vds

･(vgs ‑%‑Vt)

^(6̲,,

となる.ピンチオフとは､ dhs/dVds ⁼ 0の状態(Ids‑Vds特性のグラフにおいてドレイン電圧の変化に 対してドレイン電流が変化しない飽和状態)のことであるoそのときのVdsは､

Vds =Vp ‑Vgs ‑VI (6‑8)

である｡これを式6‑7に代入すると､

Ids ^≡ p･W･e.ei Ld

さらに, C=eoei/dより,

･(vgs ‑vt)･(vgs一半‑vt)

･｡s

‑芸･p･c･(vgs‑vt)2

JfdT

^{= W}

元･P･C･(Vgs‑Vt)

(6‑9)

(6‑10)

となるoこの式6‑10がピンチオフ状態におけるIds‑Vgsの関係式であるoこの式を用いて電界効果移 動度ドを導出するにはピンチオフ状態をつくらなければならない.実際には､常にvgs‑vdsとして

Idsを測定すればよい.このときのVgs(= Vds)を横軸に, Idslnを縦軸としてこの測定結果をグラフにす ると､そのスペクトルは図6‑2 (G)のように飽和領域で線形性を示すoその直線の傾きをaTFTとする と,その値は式6‑10より次のように表される｡

am=

従って,式6‑11より電界効果移動度pは

2L ー

2

WC ･am

(6‑ll)

(6‑12) によって表すことができる｡また,

vlhはそのグラフのⅩ軸の切片から求まる｡これらの解析によっ

て得られるpは応用上TFrの高速化を図る上で重要なパラメータとなる｡一方vthは消費電力の低減

を図る上で重要であるo また, TFrの動作特性を示すパラメータにはスイッチング比Ⅰ.nn.ffがある｡

これは､オン状態(TFTが動作している)時の電流値Lnとオフ状態(TFTが動作していない)時の 電流値I.frの比で与えられ,消費電力の低減および画像のコントラストの改善において重要となる.

本研究では, I.nをv.h以上のVgsを印加したときの電流値, I.frはIdsが最小となる電流値(vds一 定)として､ I.nndfを算出した.

[m動作特性の測定系]

本研究で用いたTFT動作特性の測定系を図6‑3に示す｡この測定系において､電流計の接続方法が 重要である｡図の位置に電流計があるとドレイン電流は,チャネルを流れた電流とゲートからソース

図6‑3 TFT測定系

電極へ流れ込んだリーク電流の和として測定されることになるからである｡本来なら,ドレイン電流 を測定するための電流計はドレイン･ソース間にバイアスする電源に直接接続するべきである｡しか し,その接続では測定値が非常に不安定となってしまった｡これは,ピコアンメータの電流計端子は 2重シールド線となっているがそのグランド線とシールド線が計測器内で同電位になっているため､

電流計のグランドと測定系のグランドが一致しなくなることが原因であった｡この間題の解決策とし て2通り考えた｡ 1つは､電源のグランド側と,電流計の陽極側を接続して,電流計のグランドと測 定系のグランドを一致させることである｡この接続では安定した測定値が得られるが,得られる電流 は正負が逆転しているためデータ整理の際に都合が悪い｡他の1つは図6‑3のような接続によりグラ

ンドを一致させ,

TFTの測定後ドレイン端子を解放してリーク電流のみを測定して評価する方法であ

る｡本研究では,ゲート電極からのリーク電流についても評価できる後者を採用した｡測定は,クラ

イオスタット内でロータリーポンプを用いて真空中にて測定を行った. Machintosh用の計測プログラ ミング･ソフトLabVⅢWを用いて自動測定のプログラムを作成し,ドレイン電流‑ドレイン電圧特性

(Ids‑Vds特性)およびドレイン電流‑ゲート電圧特性(hs‑Vgs 特性)をコンピュータ制御により自動測定し た｡そしてこれらから､各mの電界効果移動度,スイッチング比およびしきい値電圧を算出した｡

6‑3

nc‑GaN/SiO2/n'Si構造ボトムゲート型TFT

6‑3‑I TFT構造

図6‑4に本研究で基礎的なトランジスタ特性を把握するために用いたボトムゲート型nc‑GaN ^TFT の作製行程を示す｡作業工程の簡略化とチャネルの平坦性確保のため､基板には表面酸化されたn型

cISiウェハー(絶縁層siO2 ¹⁵⁰ nm)を用い,そのn型Si部分をゲート電極とした. nc‑GaNは反応性ス パッタリング法により堆積させ,活性層とした｡さらにその上にアルミニウム電極を真空蒸着法によ

り堆積させ,ソースおよびドレイン電極とした｡図中のWはチャネル幅､ Lはチャネル長でありそれ ぞれ1.5mmおよびo.o5 mmを用いた｡

6‑3‑2 熟アニールによるnc‑GaNTFTのトランジスタ特性の変化

4‑4節において, 800oCでの熱アニールにより局在準位を低減できることを示した.ここでは, ^nc‑

GaNmのトランジスタ特性の800oC熱アニールの効果について調べた｡基板温度200 ^{oCでnc‑GaN} 薄膜を製膜し,熱アニールをせずにドレイン･ソース電極を蒸着したnc‑GaN TFTのIds‑Vds特性を図 6‑5(A)に,同時に製膜されたnc‑GaN薄膜を800oCで熱アニールした後にドレイン･ソース電極を蒸

着したmのIds‑Vds特性を図6‑5(B)に示した.どちらのTFrもvdsおよびvgsによってIdsが制御

できることが分かるo しかし,それらの動作電流の大きさには違いがみられた.図6‑6は上記のTFT のIds‑Vgs特性を示した結果であるo熱アニールしていないnc‑GaNmのドレイン電流は,逆方向バ

Process‑1 Process‑2 Process‑3 Process‑4

Depositionofnc‑GaN EvaI)OratiOnOf Ecthing

(reactivesputtering) Alelectrodes &Wiring l;⊆】i

4>

●lll■

>

A Ed○ E5

■lllll■

El

_己

○

+I<

t●一【

萱.套

qE)

○ ー U

l■■■■■■■■■■

ll

SiO2(150nm)

riiii1

円

ドキュメント内 ナノ結晶GaN薄膜の作製と物性評価およびその薄膜トランジスタへの応用 (ページ 68-71)