電源電流
（注7）
12 ビットA/D変換中（温度センサ含む） I
AVCC0— 2.3 3.2 mA 10 ビットA/D変換中 I
VREFH（注9）
— 1.0 1.65 mA D/A 変換中（1ユニット当り） — 0.7 1.0 mA
A/D、D/A 変換待機時（全ユニット）
（注10）— — 25 35
μAA/D、D/A スタンバイ時（全ユニット）
（注10）— 0.1 4.0
μAリファレンス 電源電流
12 ビットA/D変換中 I
VREFH0— 0.6 0.7 mA 12 ビットA/D変換待機時（1ユニット） — 0.5 0.6 mA 12 ビットA/Dスタンバイ時（1ユニット） — 0.1 2.0
μARAMスタンバイ電圧 V
RAM2.7 — — V
VCC立ち上がり勾配 SrVCC 8.4 — 20000
μs/VVCC立ち下がり勾配
（注8）SfVCC 8.4 — —
μs/V注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOS をオフ状態にした場合の値です。
注2. 周辺機能はクロック供給状態。BGO動作は除きます。
表5.5 DC 特性（4）（Gバージョン (+85＜Ta≦+105℃)）
条件：VCC= AVCC0= VREFH = VCC_USB = V
BATT= 2.7 ～3.6V、VREFH0 = 2.7V～AVCC0、
VSS = AVSS0 = VREFL/VREFL0 = VSS_USB = 0V、T
a= T
opr項目 記号 min typ max 単位 測定条件
消費電流
（注1）
高速動作モード
最大動作
（注2）I
CC（注3）
— — 115 mA ICLK=100MHz
PCLKA=100MHz PCLKB=50MHz FCLK=50MHz BCLK=100MHz 通常
動作
周辺機能：クロック供給状態
（注4）— 52 — 周辺機能：クロック停止状態
（注4）— 40 —
スリープモード時 — 25 80
全モジュールクロック ストップモード時（参考値）
— 20 53
BGO動作時の増加分
（注5）— 15 —
低速動作モード 1
（注6）— 4 — ICLK=1MHz
低速動作モード 2 — 1 — ICLK=32.768kHz
ソフトウェアスタンバイモード — 0.2 9
ディープ ソフトウェア スタンバイモード
RAM、USBレジューム検出部 電源供給あり
— 22 200
μARAM、USBレ ジューム 検出部 電源供給なし
パワーオンリセット回路 低消費電力機能無効
— 21 60
パワーオンリセット回路 低消費電力機能有効
— 6.2 28
RTC 動作時の増分 低CL水晶発振子使用時 — 1.0 — 標準CL水晶発振子使用時 — 3.0 — VCC オフ時のRTC 動作
（バッテリバックアップ 機能により、RTC、サ ブクロック発振器のみ 動作）
低CL水晶発振子使用時 — 0.9 — V
BATT=2.0V、
VCC=0V
— 1.6 — V
BATT=3.3V、
VCC=0V 標準CL水晶発振子使用時 — 1.7 — V
BATT=2.0V(100
ピン以上の製品 )、
V
BATT=2.3V(64ピ ンの製品 )、
VCC=0V
— 3.3 — V
BATT=3.3V、
VCC=0V アナログ
電源電流
（注7）
12 ビットA/D変換中（温度センサ含む） I
AVCC0— 2.3 3.2 mA 10 ビットA/D変換中 I
VREFH（注9）
— 1.0 1.65 mA D/A 変換中（1ユニット当り） — 0.7 1.0 mA
A/D、D/A 変換待機時（全ユニット）
（注10）— — 25 35
μAA/D、D/A スタンバイ時（全ユニット）
（注10）— 0.1 5
μAリファレンス 電源電流
12 ビットA/D変換中 I
VREFH0— 0.6 0.7 mA 12 ビットA/D変換待機時（1ユニット） — 0.5 0.6 mA 12 ビットA/Dスタンバイ時（1ユニット） — 0.1 2.0
μARAMスタンバイ電圧 V
RAM2.7 — — V
VCC立ち上がり勾配 SrVCC 8.4 — 20000
μs/VVCC立ち下がり勾配
（注8）SfVCC 8.4 — —
μs/V注6. 周辺機能はクロック供給停止状態。BGO動作は除きます。
注7. 10 ビットADとD/Aは電源電流にリファレンス電流も含む値です。
注8. V
BATTを使用する場合
注9. VREFH端子の電流は、10 ビットA/Dコンバータと10 ビットD/Aコンバータを含みます。
注10. 値は、I
AVCC0とI
VREFHの合算です。
注1. チップ全体（出力バッファで消費される電力を含む）の総電力です。
注2. 詳細な測定条件につきましては、弊社営業窓口までお問い合わせください。
【使用上の注意】LSI の信頼性を確保するため、出力電流値は表 5.7 の値を超えないようにしてください。
注1. 通常駆動が選択できる端子で通常駆動を設定した場合の値
注2. 通常駆動が選択できる端子で高駆動を設定した場合、あるいは高駆動固定の端子の値
項目 記号 単位 測定条件
許容総消費電力
（注1）P
d— — 380 mW
（注2）表5.7 出力許容電流
条件：VCC = AVCC0= VREFH = VCC_USB = 2.7～3.6V、VREFH0 = 2.7V ～AVCC0、
VSS = AVSS0 = VREFL/VREFL0 = VSS_USB = 0V、T
a= T
opr項目 記号 min typ max 単位
出力Lowレベル許容電流
（1端子あたりの平均値）
全出力端子
（注1）通常駆動 I
OL— — 2.0 mA 全出力端子
（注2）高駆動 I
OL— — 3.8 mA 出力Lowレベル許容電流
（1端子あたりの最大値）
全出力端子
（注1）通常駆動 I
OL— — 4.0 mA 全出力端子
（注2）高駆動 I
OL— — 7.6 mA 出力Lowレベル許容電流（総和） 全出力端子の総和
IOL— — 80 mA 出力Highレベル許容電流
（1端子あたりの平均値）
全出力端子
（注1）通常駆動 I
OH— — –2.0 mA 全出力端子
（注2）高駆動 I
OH— — –3.8 mA 出力Highレベル許容電流
（1端子あたりの最大値）
全出力端子
（注1）通常駆動 I
OH— — –4.0 mA
全出力端子
（注2）高駆動 I
OH— — –7.6 mA
出力Highレベル許容電流（総和） 全出力端子の総和
IOH— — –80 mA
注1. イーサネットコントローラを使用するときはICLKとPCLK を同じ周波数とし、12.5MHz以上としてください。
注2. USBを使用するときはPCLKB を24MHz以上としてください。
注3. ROM、E2データフラッシュの書き換えを行う場合は、FCLKを4MHz 以上としてください。
項目 記号 min typ max 単位
動作周波数 システムクロック（ICLK） f —
（注1）— 100 MHz 周辺モジュールクロック（PCLKA） —
（注1）— 100
周辺モジュールクロック（PCLKB） —
（注2）— 50
FlashIFクロック（FCLK） —
（注3）— 50
外部バスクロック（BCLK） 177 ～144ピン — — 100
100 ピン以下 — — 50
BCLK端子出力 177 ～144ピン — — 50
100 ピン以下 — — 25
SDRAM クロック（SDCLK） 177 ～144ピンのみ — — 50
SDCLK端子出力 177 ～144ピンのみ — — 50
USBクロック（UCLK） — — 48
IEBUSクロック（IECLK） — — 44.03
表5.9 動作周波数（低速動作モード1）
条件：VCC = AVCC0 = VREFH = VCC_USB = V
BATT= 2.7 ～3.6V、VREFH0 = 2.7V～AVCC0、
VSS = AVSS0 = VREFL/VREFL0 = VSS _USB = 0V、T
a= T
opr項目 記号 min typ max 単位
動作周波数 システムクロック（ICLK） f — — 1 MHz
周辺モジュールクロック（PCLKA） — — 1
周辺モジュールクロック（PCLKB） — — 1
FlashIFクロック（FCLK） — — 1
外部バスクロック（BCLK） 177 ～144ピン — — 1
100 ピン以下 — — 1
BCLK端子出力 177 ～144ピン — — 1
100 ピン以下 — — 1
SDRAM クロック（SDCLK） 177 ～144ピンのみ — — 1
SDCLK端子出力 177 ～144ピンのみ — — 1
USBクロック（UCLK） — — 1
IEBUSクロック（IECLK） — — 1
項目 記号 単位 動作周波数 システムクロック（ICLK） f 32 — 143.75 kHz
周辺モジュールクロック（PCLKA） — — 143.75
周辺モジュールクロック（PCLKB） — — 143.75
FlashIFクロック（FCLK） 32 — 143.75
外部バスクロック（BCLK） 177 ～144ピン — — 143.75
100 ピン以下 — — 143.75
BCLK端子出力 177 ～144ピン — — 143.75
100 ピン以下 — — 143.75
SDRAM クロック（SDCLK） 177 ～144ピンのみ — — 143.75
SDCLK端子出力 177 ～144ピンのみ — — 143.75
USBクロック（UCLK） — — 143.75
IEBUSクロック（IECLK） — — 143.75
図 5.1 電源投入時リセット入力タイミング
図 5.2 リセット入力タイミング
項目 記号 min typ max 単位 測定条件
ドキュメント内
RX63Nグループ、RX631グループ データシート
(ページ 138-144)