図 5.1 電源投入時リセット入力タイミング
図 5.2 リセット入力タイミング
項目 記号 min typ max 単位 測定条件
注1. P36、P37 を入力に設定し、メインクロック発振器停止ビット（MOSCCR.MOSTP）を “0”（動作）に設定してから、使用で きるまでの時間
注2. 内部リセットが解除されてから、HOCOの発振周波数が fHOCO の保証範囲に収まるまでの時間
注3. メインクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間については、発振子メーカ の評価結果を参照してください。
項目 記号 min typ max 単位 測定条件
BCLK端子出力サイクル時間 177～144ピン t
Bcyc20 — — ns 図5.3
100ピン以下 40 — — ns
BCLK端子出力 Highレベルパルス幅 t
CH5 — — ns
BCLK端子出力 Lowレベルパルス幅 t
CL5 — — ns
BCLK端子出力立ち上がり時間 t
Cr— — 5 ns
BCLK端子出力立ち下がり時間 t
Cf— — 5 ns
SDCLK端子出力サイクル時間 177-144ピンのみ t
SDcyc20 — — ns
SDCLK端子出力Highレベルパルス幅 t
CH5 — — ns
SDCLK端子出力Low レベルパルス幅 t
CL5 — — ns
SDCLK端子出力立ち上がり時間 t
Cr— — 5 ns
SDCLK端子出力立ち下がり時間 t
Cr— — 5 ns
EXTAL外部クロック入力サイクル時間 t
EXcyc50 — — ns 図5.4
EXTAL外部クロック入力パルス幅Highレベル t
EXH20 — — ns
EXTAL外部クロック入力パルス幅Low レベル t
EXL20 — — ns
EXTAL外部クロック立ち上がり時間 t
EXr— — 5 ns
EXTAL外部クロック立ち下がり時間 t
EXf— — 5 ns
EXTAL外部クロック入力待機時間
（注1）t
EXWT1 — — ms
メインクロック発振器発振周波数 f
MAIN4 — 16 MHz
メインクロック発振安定時間（水晶） t
MAINOSC— — —
（注3）
ms 図5.5
メインクロック発振安定待機時間（水晶） t
MAINOSCWT— — —
（注4）
ms
LOCO、IWDTCLKクロックサイクル時間 t
cyc6.96 8 9.4
μsLOCO、IWDTCLKクロック発振周波数 f
LOCO106.25 125 143.75 kHz
LOCO、IWDTCLKクロック発振安定待機時間 t
LOCOWT— — 20
μs図5.6
HOCOクロック発振周波数 f
HOCO45 50 55 MHz
HOCOクロック発振安定待機時間1
（注2）t
HOCOWT1— — 1.8 ms 図5.7
HOCOクロック発振安定待機時間2 t
HOCOWT2— — 2.0 ms 図5.8
HOCOクロック電源安定時間 t
HOCOP— — 1 ms 図5.9
PLL回路発振周波数 f
PLL104 — 200 MHz
PLLクロック発振安定時間 メインクロック発振
安定後にPLL動作開始
t
PLL1— — 500
μs図5.10
PLLクロック発振安定待機時間 t
PLLWT1— — —
（注5）
ms
PLLクロック発振安定時間 メインクロック発振
安定前にPLL動作開始
t
PLL2— — t
MAINOSC+t
PLL1ms 図5.11
PLLクロック発振安定待機時間 t
PLLWT2— — —
（注5）
ms
PLLWT1
f
PLL=
PLL1n +131072 f
PLLt
PLLWT2= t
PLL2+ n +131072
f
PLLt
MAINOSCt
PLL1+
= +
注1. サブクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間につきましては、発振子メー カの評価結果を参照してください。
注2. サブクロック発振安定待機時間は、SOSCWTCR.SSTS[4:0]ビットで選択したサイクル数 nに応じて、次式で算出されます。
なお、max (t
SUBOSC, t
SUBOSCWT0) は「t
SUBOSCとt
SUBOSCWT0のうち大きい方の値」を意味します。
注3. サブクロック発振安定待機オフセット時間（t
SUBOSCWT0）は、100ピン以上の製品においてのみ、min 値、max値を参照く ださい。64 ピンの製品については、t
SUBOSCWT0の値は0とみなしてください。
図 5.3 BCLK 端子出力、SDCLK 端子出力タイミング
図 5.4 EXTAL 外部クロック入力タイミング
項目 記号 min typ max 単位 測定条件
サブクロック発振器発振周波数 f
SUB— 32.768 — kHz
サブクロック発振安定時間 t
SUBOSC— —
（注1）s 図5.12 サブクロック発振安定待機オフセット時間
（注3）t
SUBOSCWT01.8 — 2.6 s
サブクロック発振安定待機時間 t
SUBOSCWT— —
（注2）s
t
SUBOSCWTn f
SUBmax (t
SUBOSC,t
SUBOSCWT0)
= +
t
Cft
CHt
Bcyc、t
SDcyct
Crt
CLBCLK端子出力、SDCLK端子出力
測定条件 VOH = VCC×0.7、VOL = VCC×0.3、IOH = -1.0mA、IOL = 1.0mA、C = 30pF
t
EXHt
EXcycEXTAL外部クロック入力 VCC×0.5
t
EXLt
EXrt
EXf図 5.5 メインクロック発振開始タイミング
図 5.6 LOCO、IWDTCLK クロック発振開始タイミング
図 5.7 HOCO クロック発振開始タイミング（OFS1.HOCOEN ビット “0” 設定時のリセット解除後）
図 5.8 HOCO クロック発振開始タイミング（HOCOCR.HCSTP 設定による発振開始）
メインクロック発振器出力
メインクロック
t
MAINOSCWTLOCO、IWDTCLKクロック LOCOCR.LCSTP、
ILOCOCR.ILCSTP
t
LOCOWTRES#
内部リセット
HOCOクロック HOCOCR.HCSTP
t
HOCOWT1t
RESWTRES#
内部リセット
HOCOクロック HOCOCR.HCSTP
t
HOCOWT2t
RESWT図 5.9 HOCO 電源制御タイミング
図 5.10 PLL クロック発振開始タイミング（メインクロック発振安定後に PLL を動作させたとき）
図 5.11 PLL クロック発振開始タイミング（メインクロック発振安定を待たずに PLL を動作させたとき）
HOCO用内部電源
t
HOCOPHOCOCR.HCSTP
PLLCR2.PLLEN
PLLクロック MOSCCR.MOSTP
t
MAINOSCメインクロック発振器出力
PLL回路出力
t
PLL1t
PLLWT1MOSCCR.MOSTP
PLL回路出力 PLLCR2.PLLEN
t
PLL2t
MAINOSCメインクロック発振器出力
PLLクロック
t
PLLWT2図 5.12 サブクロック発振開始タイミング
サブクロック発振器出力
サブクロック
t
SUBOSCWT0 （注1）注1. SOCCWTCR.SSTS[4:0]ビットの設定によって得られる待機期間です。
注. WAIT命令実行時の各発振器の状態によって待ち時間が異なります。複数の発振器が動作している場合の復帰時間は、動作し ている発振器の中で復帰に最も時間がかかるものが単独で動作しているときと同じ時間になります。
図 5.13 ソフトウェアスタンバイモード解除タイミング
項目 記号 min typ max 単位 測定条件
ソフトウェア スタンバイ モード解除後 復帰時間
メインクロック 発振器に水晶振 動子を接続
メインクロック発振器動作 t
SBYMC10 — — ms 図 5.13 メインクロック発振器、
PLL回路動作
t
SBYPC10 — — ms
メインクロック 発振器に外部ク ロックを入力
メインクロック発振器動作 t
SBYEX1 — — ms メインクロック発振器、
PLL回路動作
t
SBYPE1 — — ms
サブクロック発振器動作 t
SBYSC2 — — s
高速オンチップオシレータ動作 t
SBYHO— — 2 ms 低速オンチップオシレータ、またはIWDT専用
オンチップオシレータ動作
t
SBYLO— — 800
μsディープソフトウェアスタンバイモード解除後復帰時間 t
DSBY— — 1.0 ms 図 5.14 ディープソフトウエアスタンバイモード解除後待機時間 t
DSBYWT45 — 46 t
cyc発振器
ドキュメント内
RX63Nグループ、RX631グループ データシート
(ページ 144-151)