表4-1: 電源の使用前提
識別子 安全または診断機能 推奨度 潜在的な診断メカニズム
PWR1 内部電圧モニタ M 外部電圧モニタ
PWR2 外部電圧スーパーバイ
ザー ++ 内部電圧モニタ
PWR3 HPSとFPGAファブリ
ックへの別々の電源 ++ 外部電圧モニタ
クロック
クロック入力
Cyclone V SoCは複数のクロック入力をサポートしているため、HPSとFPGAファブリックを別
々にクロックすることが可能です。クロック入力を複数にすることで、クロックに関連する一般 的な障害を防ぐことができます。
HPSは、HPS内で異なるクロック領域を駆動するために2つのクロック入力を提供します。ま た、FPGAファブリック内のクロックは複数の入力クロックで駆動が可能であり、FPGAファブ リック内のロジックは複数の独立したクロック・ネットワークで駆動することができます。
Cyclone V Device Handbookを参照してください。
• Volume 3：ハード・プロセッサ・システムのテクニカル・リファレンス・マニュアル
• 第2章：クロック・マネージャ
Cyclone V Device Handbookを参照してください。
• Volume 1：デバイスのインタフェースおよび統合
• 第4章：Cyclone Vデバイスのクロック・ネットワークおよびPLL FPGA
のクロッキング
別々のPLLがHPS内の異なるクロック領域を駆動します。異なる入力クロックは、FPGAファ ブリックからルーティングされたクロックを含む、このようなPLLを駆動することができま す。 PLLの出力は、異なるクロック領域とFPGAファブリックに接続します。
Cyclone V Device Handbookを参照してください。
• Volume 3：ハード・プロセッサ・システムのテクニカル・リファレンス・マニュアル
• 第2章：クロック・マネージャ
4-6 Cyclone V SoCの電源の使用前提 2015.07.14MNL-1079
Altera Corporation 偶発ハードウェア障害の管理に向けたCyclone V SoCアーキテクチャ
Clock Checker Diagnostic IPコア
FPGAファブリック内でClock Checker Diagnostic IPコアをインスタンス化し、独立リファレン ス・クロックをDiagnostic IPコアにフィードすることでPLL出力クロックの正確さを判断する ことができます。
関連情報
3-5ページの Clock Checker Diagnostic IPコア HPS内のウォッチドッグ
HPSでは、クロックの基本的な管理に使用できる数個のウォッチドッグを利用可能です。
Cortex-A9 MPUは各Cortex-A9プロセッサに対し1個のウォッチドッグを提供しています。HPS
は2個のシステム・ウォッチドッグを提供しています。詳細は、「Cortex-A9 MPCore Technical Reference Manual ARM DDI 0407」とCyclone V Device Handbookを参照してください。
• Volume 3：ハード・プロセッサ・システムのテクニカル・リファレンス・マニュアル
• 第24章：ウォッチドッグ・タイマ FPGAファブリック内のウォッチドッグ
HPSクロックから独立したクロックがドライブするFPGAファブリックに向けてウォッチドッ グを作成することができます。アルテラでは、ウォッチドッグの実装に関する推奨事項は特には ありません。ISO26262-5:2011 Annex D Table D.10は、ウォッチドッグの実装に関するいくつかの 推奨事項を提示しています。HPSから十分に独立していることを示すことができるのであれ ば、FPGAファブリック内にウォッチドッグを実装します。
表4-2: ISO26262リファレンス：Watchdog with separate time base without time-window
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Watchdog with separate time base without time-window
ISO26262-5:2011 Annex D Section D.2.9.1
表4-3: ISO26262リファレンス：Watchdog with separate time base and time-window
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Watchdog with separate time base and time-window
ISO26262-5:2011 Annex D Section D.2.9.2
MNL-1079
2015.07.14 Clock Checker Diagnostic IPコア 4-7
偶発ハードウェア障害の管理に向けたCyclone V SoCアーキテクチャ Altera Corporation フィードバック
表4-4: ISO26262リファレンス：Temporal and Logical Monitoring of Program Sequence
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Combination of temporal and logical monitoring of program sequences
ISO26262-5:2011 Annex D Section D.2.9.4
外部のウォッチドッグ
外部ウォッチドッグを実装すると、独立したクロッキング、電源およびリセットが一般的な障害 の影響を受けにくくなるという利点をもたらします。アルテラでは、ウォッチドッグの実装に関 する推奨事項は特にはありません。ISO26262-5:2011 Annex D Table D.10は、ウォッチドッグの実 装に関するいくつかの推奨事項を提示しています。HPSから十分に独立していてFPGAファブ リック内にウォッチドッグが実装できない場合、外部ウォッチドッグを実装します。
表4-5: ISO26262リファレンス：Watchdog with separate time base without time-window
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Watchdog with separate time base without time-window
ISO26262-5:2011 Annex D Section D.2.9.1
表4-6: ISO26262リファレンス：Watchdog with separate time base and time-window
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Watchdog with separate time base and time-window
ISO26262-5:2011 Annex D Section D.2.9.2
表4-7: ISO26262リファレンス：Temporal and Logical Monitoring of Program Sequence
ソース 参照先
ISO26262-5:2011 Annex D Table D.10 Combination of temporal and logical monitoring of program sequences
ISO26262-5:2011 Annex D Section D.2.9.4
4-8 外部のウォッチドッグ 2015.07.14MNL-1079
Altera Corporation 偶発ハードウェア障害の管理に向けたCyclone V SoCアーキテクチャ