機能の説明
各 GTP ト ラ ン シーバにあ る RX CDR (ク ロ ッ クデー タ リ カバ リ) 回路では、 入力 さ れたデー タ か ら リ カバ リ ク ロ ッ ク と デー タ が抽出 さ れます。図 4-9 に、CDR ブ ロ ッ ク のアーキ テ ク チ ャ を示 し 、 明確にす る ために ク ロ ッ ク パ ス も 示 し てい ます。
X-Ref Target - Figure 4-9
図 4-9 : CDR の詳細図
UG386_c4_09_051409
Edge Sampler
Demux
CDR FSM
Data Sampler RXP/N
RXEQ
Local REFCLK
PI (E)
PI (D)
RX PLL RXDATA
RXRECCLK Demux
RX CDR
CDR ス テー ト マシ ンは、エ ッ ジサンプ ラ と デー タ サンプ ラ の両方のデー タ を使用 し て入力デー タ ス ト リ ームの位相を判断 し 、位相補間 (PI) を制御 し ます。エ ッ ジサンプ ラ の位相はデー タ ス ト リ ー ムが変更す る 部分に位置 し 、 デー タサンプ ラ の位相はデー タ ア イ の中央に位置 し ます。
RX PLL が位相補間 (PI) に基本 ク ロ ッ ク を提供 し ます。 そ し て、 位相補間が高精度で等間隔のサン プ リ ン グ位相を生成す る こ と に よ っ て、CDR ス テー ト マシ ンの細かい位相制御が可能にな り ます。
CDR ス テー ト マシ ンは、 ロ ーカル PLL リ フ ァ レ ン ス ク ロ ッ ク か ら 、一定の周波数オ フ セ ッ ト 値で (通常 ±1000PPM 以下) 入力デー タ ス ト リ ーム を ト ラ ッ キ ン グで き ます。
ポー ト および属性
表 4-13 に、RX CDR のポー ト を示 し ます。
表 4-14 に、RX CDR の属性を示 し ます。
X-Ref Target - Figure 4-10
図 4-10 : CDR サン プ ラの位置
UG386_c4_10_051409
E0 E1 E2
D0 D1
表 4-13 : RX CDR のポー ト
ポー ト 方向 ク ロ ッ ク
ド メ イ ン 説明
RXCDRRESET[1:0] 入力 非同期 High にな る と 、CDR ロ ジ ッ ク お よ び こ のチ ャ ネルに対す る PCS の RX 部を リ セ ッ ト し ます。
こ の信号は、RX PLL 周波数が変更す る たびに アサー ト さ れ る 必要があ り ます。
表 4-14 : RX CDR の属性
属性 種類 説明
CDR_PH_ADJ_TIME_0 CDR_PH_ADJ_TIME_1
5 ビ ッ ト バ イ ナ リ
予約 さ れてい ます。GTP Transceiver Wizard で 推奨 さ れ る 値のみを使用 し て く だ さ い。
こ の属性は、電気的ア イ ド ル状態の と き 、CDR 位相 リ セ ッ ト がデ ィ アサー ト さ れてか ら 、PCI Express 動作のオプシ ョ ナル リ セ ッ ト シーケ ン ス が完了す る ま での待機時間を示 し ます。
RX ク ロ ッ ク分周制御
機能の説明
RX ク ロ ッ ク 分周制御ブ ロ ッ ク は、2 つの コ ン ポーネ ン ト (シ リ アルク ロ ッ ク 分周制御お よ びパ ラ レ ルク ロ ッ ク 分周制御) で構成 さ れてい ます。図 4-11 に、GTP0 ト ラ ン シーバの ク ロ ッ ク 分周器を示 し ます。GTP1 ト ラ ン シーバの構造は、GTP0 ト ラ ン シーバ と 同様です。
PLL_RXDIVSEL_OUT_0 PLL_RXDIVSEL_OUT_1
整数 受信部の標準 ラ イ ン レー ト を定義す る 分周値 です。1、2、 ま たは 4 に設定で き ます。
RX Line Rate = RX PLL
Clock * 2/PLL_RXDIVSEL_OUT PMA_CDR_SCAN_0
PMA_CDR_SCAN_1
27 ビ ッ ト の 16 進数
予約 さ れてい ます。GTP Transceiver Wizard で 推奨 さ れ る 値のみを使用 し て く だ さ い。
PMA_RX_CFG_0 PMA_RX_CFG_1
25 ビ ッ ト の 16 進数
予約 さ れてい ます。GTP Transceiver Wizard で 推奨 さ れ る 値のみを使用 し て く だ さ い。
RX_EN_IDLE_HOLD_CDR_0 RX_EN_IDLE_HOLD_CDR_1
ブール関数 PCI Express アプ リ ケーシ ョ ン以外の場合は、
FALSE に設定 し ます。
PCI Express 動作の場合、TRUE に設定す る と 、 電気的ア イ ド ル状態のオプシ ョ ナル リ セ ッ ト シーケ ン ス の際に CDR が内部ス テー
ト を保持で き ます。
RX_EN_IDLE_RESET_FR_0 RX_EN_IDLE_RESET_FR_1
ブール関数 PCI Express アプ リ ケーシ ョ ン以外の場合は、
FALSE に設定 し ます。
PCI Express 動作の場合、TRUE に設定す る と 、 電気的ア イ ド ル状態のオプシ ョ ナル リ セ ッ ト シーケ ン ス の際に CDR 周波数の自動
リ セ ッ ト 機能が有効にな り ます。
RX_EN_IDLE_RESET_PH_0 RX_EN_IDLE_RESET_PH_1
ブール関数 PCI Express アプ リ ケーシ ョ ン以外の場合は、
FALSE に設定 し ます。
PCI Express 動作の場合、TRUE に設定す る と 、 電気的ア イ ド ル状態のオプシ ョ ナル リ セ ッ ト シーケ ン ス の際に CDR 位相の自動 リ セ ッ ト 機能が有効にな り ます。
表 4-14 : RX CDR の属性 (続き)
属性 種類 説明
RX ク ロ ッ ク分周制御
シ リ アル ク ロ ッ ク分周器
レ シーバの各 PMA モジ ュ ールには、低い ラ イ ン レー ト をサポー ト す る ために PLL か ら の ク ロ ッ ク を分周す る 分周器 (D) があ り ます。 こ の分周器は、PLL_RXDIVSEL_OUT 属性で設定 さ れ、DRP ポー ト を使用 し て動的に変更で き ます。表 4-15 に、 シ リ アル分周器の制御を示 し ます。
X-Ref Target - Figure 4-11
図 4-11 : RX シ リ アルおよびパラ レルク ロ ッ ク 分周器の詳細図
UG386_c4_11_110309
RX PMA RX PCS
GTPCLKOUT0[1]
RXDATA PISO
REFCLK Distribution
O REFCLK Sel
Notes:
1. PLL1 resides in the GTP1 portion of the same GTPA1_DUAL block. It can be used in place of PLL0 for low-power operation.
GTP0 Transceiver
RXP/N Phase
Interp
RXDATA for Downstream PCS Blocks
Parallel Clock for Downstream PCS Blocks /4 or
/5 /D
{1,2,4}
RXRECCLK0
REFCLKPLL Can be output to FPGA logic via GTPCLKOUT0[0]
PLL1(1) PLL0
IBUFDS MGT
REFCLK
表 4-15 : RX PLL 出力分周器の設定 ラ イ ン レー ト 範囲
(GHz) 分周器 (D) の値 属性設定
2.457 ~ 3.125 1 PLL_RXDIVSEL_OUT = 1
1.2288 ~ 1.62 2 PLL_RXDIVSEL_OUT = 2
0.614 ~ 0.810 4 PLL_RXDIVSEL_OUT = 4
メ モ :
1. 正確な ラ イ ンレー ト 範囲は、 『Spartan-6 FPGA デー タシー ト 』を参照 し て く だ さ い。
パラ レル ク ロ ッ ク分周器
FPGA ロ ジ ッ ク には リ カバ リ ク ロ ッ ク が提供 さ れます。 リ カバ リ ク ロ ッ ク は、 ク ロ ッ ク 補正機能が ないプ ロ ト コ ルにおいて、デー タ に同期 し た ク ロ ッ ク を ダ ウ ン ス ト リ ームの FPGA ロ ジ ッ ク へ提供 す る 場合に使用 さ れます。 レ シーバのパ ラ レル ク ロ ッ ク 分周ブ ロ ッ ク が、GTPCLKOUT[1] ポー ト を介 し て FPGA ロ ジ ッ ク へ 1 バ イ ト 幅の リ カバ リ ク ロ ッ ク を出力 し ます。 周波数は、
INTDATAWIDTH の値に基づいて、8 ま たは 10 で分周 さ れた ラ イ ン レー ト と な り ます。
ポー ト および属性
表 4-16 に、RX ク ロ ッ ク 分周制御のポー ト を示 し ます。
表 4-17 に、RX CDR の属性を示 し ます。
表 4-16 : RX ク ロ ッ ク 分周制御のポー ト ポー ト 方向 ク ロ ッ ク
ド メ イ ン 説明
GTPCLKOUT0[1:0]
GTPCLKOUT1[1:0]
出力 N/A GTPA1_DUAL タ イ ルか ら FPGA ロ ジ ッ ク へ ク ロ ッ ク を供給す る 場合は、
GTPCLKOUT(0/1) ポー ト を使用す る こ と を推奨 し ます。
GTPCLKOUT(0/1) の ビ ッ ト 0 に よ っ て、 ユーザーが TXOUTCLK(0/1) ま たは REFCLKPLL(0/1) のいずれかの出力を有効にで き ます。
CLK_OUT_GTP_SEL_(0/1) が出力 ク ロ ッ ク を選択 し ます。
GTPCLKOUT(0/1) の ビ ッ ト 1 は、RXRECCLK(0/1) を出力 し ます。
INTDATAWIDTH0 INTDATAWIDTH1
入力 非同期 こ のポー ト は、同 じ GTP レーンの TX お よ び RX デー タ パス用の内部デー タ パ ス幅お よ びパ ラ レルク ロ ッ ク 分周器の値を指定 し ます。
0 : 内部デー タ パ スは 8 ビ ッ ト 幅、 パ ラ レル ク ロ ッ ク 分周値は 4 1 : 内部デー タ パ スは 10 ビ ッ ト 幅、 パ ラ レル ク ロ ッ ク 分周値は 5 INTDATAWIDTH は、PLL フ ィ ー ド バ ッ ク 分周器 N1 も 制御す る ため、
GTPA1_DUAL タ イ ル内の 2 つの レーンが同 じ PLL を共有 し てい る 場合 は、 両方の レーンの INTDATAWIDTH が同 じ 値に設定 さ れ る 必要があ り ます。
RXRECCLK0 RXRECCLK1
出力 N/A 予約 さ れてい ます。代わ り に、GTPCLKOUT(0/1)[1] を使用 し て く だ さ い。
表 4-17 : RX CDR の属性
属性 種類 説明
PLL_RXDIVSEL_OUT 整数 RX シ リ アル ク ロ ッ ク 分周器の設定を制御 し て、低い ラ イ ンレー ト をサポー ト し ます (123 ページの表 4-15 参照)。 有効な設定は次の と お り です。
1 : D の分周値は 1 2 : D の分周値は 2 4 : D の分周値は 4
RX マージ ン解析
RX マージ ン解析
機能の説明
ラ イ ン レー ト が増加 し 、 チ ャ ネル減衰が悪化す る に し たが っ て、RX イ コ ラ イ ザを多用 し て こ れ ら を補正す る 必要があ り ます。 こ の と き 、 遠端の リ ン ク 状態はア イ ダ イ ア グ ラ ム では判断で き ないた め、シ ス テ ムデバ ッ グには課題が生 じ ます。高 ラ イ ンレー ト の場合、PCB 上の レ シーバでのア イ パ タ ーンは、RX イ コ ラ イ ザが有効の場合であ っ て も 完全に閉 じ た状態にな っ て し ま い ます。
RX CDR ブ ロ ッ ク には、イ コ ラ イ ザ後に レ シーバでのア イ マージ ン を測定す る ための診断 メ カ ニズ ムが含まれてい ます。
水平方向のア イ マージ ン スキ ャ ン
通常動作の場合、 デー タ サンプ ラ の位相には、 エ ッ ジサンプ ラ か ら 一定のオ フ セ ッ ト 値 (0.5UI) が あ る ため、 デー タサンプ ラ はデー タ ア イ の中央に位置 し ます。
水平方向のア イ マージ ン ス キ ャ ンモー ド の場合、デー タ サンプ ラ と エ ッ ジサンプ ラ 間のオ フ セ ッ ト 値は、PMA_CDR_SCAN_0 ま たは PMA_CDR_SCAN_1 属性で調整 し ます (図 4-12 参照)。CDR の ス テー ト マシ ンが正常動作す る 限 り は、 ス キ ャ ン さ れたマージ ンが、 レ シーバの イ コ ラ イ ザ機能 と CDR 機能を両方使用す る 実際の レ シーバマージ ン と な り ます。
X-Ref Target - Figure 4-12
図 4-12 : 水平方向のア イ マージ ン スキ ャ ンの詳細
UG386_c4_12_051409
Edge
Sampler Demux
CDR FSM
Data Sampler RXP/N
RXEQ
Local REFCLK
PI (E)
PI (D)
RX PLL RXDATA
RXRECCLK Demux
PMA_CDR_SCAN[6:0]
図 4-13 に示す よ う に、 デー タ サンプ リ ン グの位相がエ ッ ジへ近づ く に し たがっ て、 受信 し たユー ザーデー タ のビ ッ ト エ ラ ー率が増加 し ます。
こ の測定モー ド は、 デー タ サンプ リ ン グ位置に対す る オ フ セ ッ ト を物理的に示 し ただけであ り 、 実 際の測定値やビ ッ ト エ ラ ー率を表 し てい る わけではあ り ません。 こ れ ら の フ ァ ン ク シ ョ ンは、
FPGA ユーザー ロ ジ ッ ク ま たはユーザー ソ フ ト ウ ェ アのいずれかに イ ンプ リ メ ン ト さ れ る 必要が あ り ます。 ま た、 ス キ ャ ンモー ド は、 ラ イ ン レー ト が最 も 高い設定 (PLL_RXDIVSEL_OUT = 1) の場合のみ有効です。 こ のモー ド は、 サンプ リ ン グ位置が適切でないために受信デー タ にエ ラ ーが 生 じ た際に、 診断目的 と し てのみ使用す る こ と を推奨 し ます。
ポー ト および属性
表 4-18 に、RX マージ ン解析のポー ト を示 し ます。
X-Ref Target - Figure 4-13
図 4-13 : デー タ サン プ リ ングの位置 と ビ ッ ト エ ラ ー率の関係
UG386_c4_12_051409
Internal Eye Opening BER
E0 D0 E1
PMA_CDR_SCAN[6:0]
1e-6 1e-8 1e-10 1e-12
表 4-18 : RX マージ ン解析のポー ト ポー ト 方向 ク ロ ッ ク
ド メ イ ン 説明
RXDATA[31:0] 出力 RXUSRCLK2 リ ン ク のビ ッ ト エ ラ ー率をモニ タ す る ため、 ユー ザーが RXDATA に出力 さ れ る デー タ エ ラ ーを検 出す る 必要があ り ます。
RX 極性制御
表 4-19 に、RX マージ ン解析の属性を示 し ます。
RX 極性制御
機能の説明
GTP RX では、RX の極性制御機能を使用 し て入力デー タ を反転で き ます。こ の機能は、誤っ て RXP お よ び RXN 信号が逆に接続 さ れ る 可能性のあ る デザ イ ンに効果的です。 入力デー タ の極性を反転
さ せ る には、RXPOLARITY ポー ト を High に駆動 し て く だ さ い。
ポー ト および属性
表 4-20 に、RX 極性制御のポー ト を示 し ます。
RX 極性制御の属性はあ り ません。
RX 極性制御の使用
RXP/RXN の極性を反転 さ せ る 必要があ る 場合は、RXPOLARITY を High に接続 し て く だ さ い。
表 4-19 : RX マージ ン解析の属性
属性 種類 説明
PMA_CDR_SCAN_0[7:0]
PMA_CDR_SCAN_1[7:0]
8 ビ ッ ト の 16 進数
CDR サンプ リ ン グポ イ ン ト を制御 し ます。 属性値 を8’h00~8’h7F (10 進数の場合は 0 ~ 127) で 指定 し て、 ユニ ッ ト 内の左端か ら 右端ま での間にお け る サンプ リ ン グポ イ ン ト を調整 し ます。 ビ ッ ト 7 は常に 0 に設定 さ れます。
表 4-20 : RX 極性制御のポー ト ポー ト 方向 ク ロ ッ ク
ド メ イ ン 説明
RXPOLARITY0 RXPOLARITY1
入力 RXUSRCLK2 入力デー タ の極性の反転には、RX の極性ポー ト が使
用 さ れます。
0 : 反転 し ない。RXP は正、RXN は負 1 : 反転す る 。RXP は負、RXN は正