電圧、電 流
テール電流
図2-14 IGBTのターンオフ動作
) cosh (
) ) (
sinh ( ) ( 2
) (
eh a
eh a eh
a eh
d L x L d qL
x x J
p
43
により消滅していく。よってp+コレクタ側の残留キャリア量が多い場合や、ライフタイム が高すぎる場合、ターンオフ波形は大きなテール電流をもちターンオフ損失の増加につな がる。pn接合が逆バイアスされて空乏層が延び、残留キャリアによりテール電流をもつ点 ではpinダイオードと同じである。ただしターンオフ期間つまりキャリア排出時もp+コレ クタからのホールの注入がある点が大きく異なる。これはオープンベースでのバイポーラ トランジスタ動作になるためである。よってターンオフ時に排出する電荷Qoffは導通時の蓄 積キャリアQstrに対して次式のように表せる。
：n-ドリフト層のpエミッタ側でのホールの注入効率
これらをまとめると IGBT のスイッチング動作は、オープンベースでのバイポーラト ランジスタ動作を伴いながらバイポーラデバイスの特徴であるキャリアの蓄積、排出する 期間の組み合わせで成り立っているのである。
1
1
str
off
Q
Q
（2-17）
44 2-4 薄型PT-IGBTの設計コンセプト
ここから今回提案する新しい低注入IGBTの設計コンセプトを示していく。
本研究では IGBT のゲート構造にトレンチゲートを選択した。トレンチゲート構造に より寄生JFET抵抗成分の排除と、チャネル密度向上が可能となるからである。図2-15に 示すようにプレーナゲートIGBTのオン電圧（Vce(sat)）は次のように表せる。
Vfはp+コレクタ層とn-ドリフト層のpn接合における順方向電圧降下、Vdriftは伝導度変調 を起こした状態でのn-ドリフト層の電圧降下、VJFETとVchはそれぞれ MOSFET 部での寄 生 JFET 抵抗とチャネル抵抗による電圧降下である。チャネル密度を上げるために、プレ ーナゲート構造にて微細化しチャネル領域の間隔を密に配置すると、寄生 JFET 抵抗成分 は増加する[44]。これに対し寄生JFETを持たないのがトレンチゲート構造である。トレン
ch JFET drift f sat
ce
V V V V
V
( )
（2-18）p n-ドリフト
p+
n+
pinダイオ-ド
pnpﾄﾗﾝｼﾞｽﾀ Vdrift
Vf VJFET Vch
n-ドリフト p
p+ n+
ch JFET drift
f sat
ce
V V V V
V
( )
ch drift f
sat
ce
V V V
V
( )
図2-15 プレーナIGBTとトレンチIGBTの比較
45
チゲートをもつIGBT（以降、トレンチ IGBT）では VJFETが削除されオン電圧は次のよう になる。
また縦型素子の深さ方向（ウェハ表面に対して垂直方向）にゲートを形成しチャネル 電流を流すため、ウェハ表面に水平方向にチャネル電流を流すプレーナゲート構造よりチ ャネル密度を向上させることが可能となる。これらの理由によりトレンチ IGBT では飛躍 的に電流駆動能力が向上した。
さらにトレンチゲート構造を選択したことにより pin ダイオードの低損失設計の考え 方を導入できる。プレーナ IGBT は素子表面に水平方向にゲートを形成するため、その構 造上、pベースが占める面積比率が大きくなり、pnpトランジスタのキャリア密度分布をも つ領域も多くなる。プレーナIGBT にてpin ダイオード領域の割合を増やすことは、寄生 JFET抵抗をもつ領域を広げることになるがこれはチャネル密度を下げることになる。これ に対しトレンチゲート構造にすると、トレンチゲートとトレンチゲートの間隔を狭くする ことで pin ダイオード領域を増やし、チャネル密度向上の設計と両立可能である。トレン チIGBT構造にすることで pinダイオードのキャリア密度分布をもつ領域が大部分を占め るようになることは過去にも報告されている[45]。本研究では、トレンチゲート同士の間隔 を狭く配置する構造をとり、さらに低注入ダイオードであるSC-diodeの設計コンセプトを IGBTにも導入する。
図2-16には導通状態のキャリア密度分布を示す。図2-16(a)はライフタイム制御有りの pin ダイオードと高ライフタイムの SC-diode、図 2-16(b)はライフタイム制御有りの
PT-IGBT と今回提案する注入効率制御による低注入 IGBT のキャリア密度分布である。
SC-diode では、アノード、カソード低注入化と高ライフタイムにより線形状にキャリア密
度分布する設計コンセプトを提案した。このSC-diodeの考え方を導入したIGBTのキャリ
ch drift f sat
ce
V V V
V
( )
（2-19）46
ア密度分布が図2-16(b)である。IGBTにもpinダイオードのi層に相当する、IGBTの n-ドリフト層に線形状キャリア密度分布を取り入れる。さらにSC-diodeと同様にエミッタ側、
コレクタ側を低注入化していく。しかし、IGBT ではpnp トランジスタ領域を内蔵してい るため、過去の開発ではオン電圧低減のためにエミッタの電子の注入効率を高める改良が おこなわれてきた[39][40][46][47][48]。それが電子の注入量増大させるためのトレンチゲー トの導入によるチャネル密度の増加であり、ホールの排出を抑制するための狭い間隔での トレンチゲートの配置であった。
そこで過去の研究で提示されている適切な注入量をもつエミッタ側構造を選択し、本 研究ではエミッタ側構造に改良は加えないこととした。一方、コレクタ層は従来のPT-IGBT
アノード カソード
キャリア密度
低注入diode
（高ライフタイム)
従来pinダイオード
（ライフタイム制御有り) pinダイオード
n- n+
p+