37
れら3通りの素子設計に対するオン電圧とリバースリカバリ損失をプロットした。i層の不 純物濃度も幅（厚さ）も同一にしたためオン電圧とリバースリカバリ損失は(2)と(3)の構造 でほぼ同じになっているが、特筆すべきは(3)はこの特性を高ライフタイムで実現している のである。そして、高ライフタイムのままで設計可能ということは、低損失化と同時に満 たすべき目標である高温動作と両立可能であることを意味する。
図 2-9(b)の考え方を基本に、本章にて新しい pin ダイオードの設計コンセプト、第 3
章にて構造を提案する。図2-11にライフタイム制御有りのpinダイオード（点線）と、注 入効率制御による pin ダイオード（実線）のキャリア密度分布を示す。この実線のキャリ ア密度分布をアノード、カソードとも注入効率制御による低注入化と、i層の高ライフタイ ム化にて実現させる。i層を高ライフタイムにすることで下に凸型ではなく線形状のキャリ ア密度分布が可能となりi層での電圧降下を抑制する。さらに線形状キャリア密度分布にア ノードからカソードに向かって正の傾きをもたせるようにし、低電流振動を抑制する。リ
アノード カソード
キャリア密度
38
バースリカバリ時の空乏層の延びをこの傾きを利用して抑制し、残留キャリア領域を残す ことで電流、電圧振動を抑制するのである。この傾きはアノード側、カソード側の注入効 率を互いに調整することで可能となる。
この新しく提案する pinダイオードの設計コンセプトと目的をまとめると以下の 3点 となる。
１．線形状キャリア密度分布
高ライフタイムでの低オン電圧、低リバースリカバリ損失の両立 ２．注入効率制御（アノード／カソード）
低Irrと低テール電流による低リバースリカバリ損失 ３．線形状キャリア密度分布にカソードに向かい正の傾きをもつ
低電流振動の抑制
これらを実現するための手段は以下となり、詳細は第3章にて素子特性と共に示す。
１．線形状キャリア密度分布
i層のライフタイムを高い値で一様に分布 ２．低注入効率 (アノード/カソード)
アノード低注入化：ショットキー接合の利用
カソード低注入化：ショットキー接合 or トランスパレント構造の利用 ３．線形状キャリア密度分布にカソードに向かい正の傾きをもつ
アノード注入効率＜カソード注入効率
ショットキー接合を活用して注入効率制御を狙うため、提案する pin ダイオードを本 論文中では、以降、SC(Schottky Controlled Injection)-diodeとよぶ。過去に開発されてき たショットキー接合をもつpinダイオードは静耐圧低下、破壊耐量低下の課題があったが、
これに対する対策も第 3 章にて述べる。また、高ライフタイムとはライフタイム値を限り
39
なく高い値とするわけではない。リバースリカバリ動作の後半は残留キャリアの再結合に 大きく依存するため、高すぎるライフタイム値はテール電流増大となり、リバースリカバ リ損失増大につながるからである。素子のi層幅、想定する電流密度に応じて適切なライフ タイム値を選択する必要がある。
40 2-3 IGBTの基本特性
図2-12にIGBTの断面図と電流-電圧特性を示す。図2-12(a)は縦型構造（ウェハ表面 に対し垂直方向に電流を流す）のプレーナゲートを採用したIGBTで（以降、プレーナ
IGBT）、n型チャネルの場合を示す。本節では構造簡略化のためにnバッファ層は省いた
場合の図で説明する。IGBTはMOSFETに対し、コレクタ側（ゲート構造をもたない側）
にn+ドレイン層の代わりにp+コレクタ層を設けたことだけが構造上の基本的差異となる。
低不純物濃度のn-ドリフト層および表面側のpベース層、n+エミッタ層、ゲート電極から
MOSFET領域を構成し、電流のオンとオフはMOSゲートにて電圧制御する。ゲート、エ
ミッタ間にしきい値以上の電圧を印加すると、ゲート酸化膜直下のpベース層領域にn型 チャネル領域が形成される。ここでコレクタ側に正の電圧が印加されると、n型チャネルを
ゲート
n+
pベース
n-ドリフト
p+コレクタ MOSFET
コレクタ・エミッタ間電圧
コレクタ電流
立ち上がり電圧
ゲート電圧
図2-12 IGBT断面構造と電流-電圧特性
(a) IGBT断面図 (b) 電圧-電流特性
41
通って電子電流が流れはじめる。そして、電子電流はn-ドリフト層と裏面側のp+コレクタ 層とを順バイアス状態とし、p+コレクタ層からn-ドリフト層へホールが注入する。このよ うに導通状態にてpinダイオードと同様、電子とホールの双方が低不純物濃度のn-ドリフ ト層に高密度で蓄積するバイポーラ動作の素子であり、低オン電圧で大電流が流せる。ゲ ート印加電圧を下げチャネルをオフすると、pベース層とn-ドリフト層とのpn接合が逆バ イアスされ低不純物濃度の n-ドリフト層側に空乏層を延ばすことで高い静耐圧を維持する。
導通状態のキャリア密度分布をみていく。第1章にて示したようにIGBTはMOSFET 領域と共に、pinダイオード領域、pnpトランジスタ領域の双方を内蔵している（図2-13）。 よって導通状態でのキャリア密度分布も pin ダイオードのキャリア密度分布、pnp トラン ジスタのキャリア密度分布が混在した状態になる。pinダイオード領域でのキャリア密度分
キャリア密度 (p 、 n)
0 d
n=NA