4.3 4 次サブサンプリング連続時間ΔΣ AD 変換回路の設計
4.3.1 NTF を求めるための計算
0 1 2 3 4 5 6 7 8 9 0
10 20 30 40 50 60
SNDR OSR 50% ELD
OSR[2n]
SNDR[dB]
SNDR Original SNDR P SNDR FF
図4.35 フェードフォワード構成によるSNDRの効果確認
t1 =− 1 2Q1 +j
1− 1
4Q1 t2 =− 1 2Q1 −j
1− 1
4Q1 (4.98)
t3 =− 1 2Q2
+j
1− 1 4Q2
t4 =− 1 2Q2 −j
1− 1
4Q2
(4.99) ここでのQ1.Q2はそれぞれループ発振回路のQ値である.
Hcf1(s) ADC
HRFDAC(s)
X Y
Hcf2(s)
a b
E
図 4.36４次サブサンプリング連続時間ΔΣAD変換回路のモデル図
式4.95で示したH(s)をZ変換によりz領域での伝達関数を計算できる.
H(z) =Z[H(s)] =Z[a·HRF DAC(s)Hcf1(s)Hcf2(s) +b·HRF DAC(s)Hcf2(s)] (4.100) 式4.100を２つの部分に分けることが出来る,このように示す.
Hloop1(z) =Z[HRF DAC(s)Hcf1(s)Hcf2(s)] Hloop2(z) =Z[HRF DAC(s)Hcf2(s)] (4.101) 付録Aから示した計算結果より式4.101が次のようになる.
Hloop1(z) = 1
2[(1 +z−1)H4th(z)−2z1Hm4th] Hloop2(z) =1
2[(1 +z−1)H2th(z)−2z1Hm2th] (4.102) ここでH4th(z), Hm4th(z)は２つのループ発振回路を含めた関数のz変換とM odif iedz変換結果であ り,H2th(z), Hm2th(z)はループ発振回路2を含めた関数のz変換とM odif iedz変換結果である. それ ぞれ次のように表す.
H4th(z) = N n=1
Res s=sn
4ω2(a1ω0s+b1ω02)(a2ω0s+b2ω02)
s(s2+ 4ω2)(s−t1ω0)(s−t2ω0)(s−t3ω0)(s−t4ω0) 1
1−esTsz−1 (4.103) H4thm(z) =
N n=1
Res s=sn
4ω2(a1ω0s+b1ω02)(a2ω0s+b2ω02)
s(s2+ 4ω2)(s−t1ω0)(s−t2ω0)(s−t3ω0)(s−t4ω0)
emsTs
1−esTsz−1 (4.104) H2th(z) =
N n=1
Res s=sn
4ω2(a1ω0s+b1ω20)(a2ω0s+b2ω20) s(s2+ 4ω2)(s−t3ω0)(s−t4ω0)
1
1−esTsz−1 (4.105) H2thm(z) =
N n=1
Res s=sn
4ω2(a1ω0s+b1ω20)(a2ω0s+b2ω20) s(s2+ 4ω2)(s−t3ω0)(s−t4ω0)
emsTs
1−esTsz−1 (4.106) ここでH4th(z), Hm4th(z)の留数は0,±2jω, t1ω0, t2ω0, t3ω0, t4ω0であり,H2th(z), Hm2th(z)の留数 は0,±2jω, t3ω0, t4ω0である.付録Aで示した計算を用いて,システムのNTFに対する等価Z変換を 計算できる.
結果としてNTFの等価z領域での伝達関数は次のように表す.
N T F(z) = (1−f1z−1+f2z−2)(1−f3z−1+f4z−2)
h0+h1z−1+h2z−2+h3z−3+h4z−4 (4.107) 式4.106の中のf1, f2, f3, f4は次のようになる.
f1 = 2cos(t2ω0)et1ω0, f2 =e2t1ω0 f3 = 2cos(t4ω0)et3ω0, f4 =e2t3ω0
またh0,· · ·h4は回路パラメータとループ発振回路の関数である. N T F(z)は次の形になるように パラメータの値を決める.
N T F(z) = (1−f1z−1+f2z−2)(1−f3z−1+f4z−2) (4.108) 有限Q値の影響を低減させるようにデジタルフィルタを追加する.図4.37 はデジタルフィルタを 追加した場合の回路モデルを示す.
Loop Filter 1 ADC
DAC
Vin Dout
fs
fosc Loop Filter 2
Digital Filter
a b
図4.37 提案する４次サブサンプリング連続時間ΔΣAD変換回路のモデル図
図4.37の回路モデルを用いてMatlab解析を行い,その出力パワー,SNDRの結果はそれぞれ次のグ ラフで示す.回路を解析する際に,ループ発振回路のQ値はそれぞれQ1 = 45, Q2= 40と設計する.
図4.39から４次のサブサンプリング連続時間バンドパスΔΣAD変調回路のSNDRは60dB以上 であることが確認できた.
0.5 0.55 0.6 0.65 0.7 0.75 0.8 0.85 0.9 0.95 1 -120
-100 -80 -60 -40 -20 0
Output Power Spectrum
Frequency(Fin/Fs)
Power[dB]
Power Spectrum of DT Power Spectrum of CT
図4.38 理想４次連続時間ΔΣAD変換回路と提案回路の出力パワー
0 2 4 6 8 10
0 10 20 30 40 50 60 70 80 90 100
SNDROSR
OSR[2n]
SNDR[dB]
SNDR RFDAC 4th SNDR DT 4th
図 4.39 理想４次連続時間ΔΣAD変換回路と提案回路のSNDR結果
参考文献
[1] M.Ortmanns,F.Gergers Continuous-Time Sigma-Delta A/D Conversion” Springer Berlin Heidelberg (2006)
[2] Jurgen van Engelen, Rudy van de Plassche, ”Bandpass Sigma Delta Modulators”, Kluwer Academic Publishers (1999)
[3] Richard Schreier, Gabor C.Temes”Understanding Delta-Sigma Data Converters”, John Wiley Sons Inc, Hoboken,New Jersey (2005)
[4] James A.Cherry, W.Martin Snelgrove Continuous-Time Sigma-Delta High-speed A/D Con-version”Kluwer Academic Publishers (1999).
[5] O. Shoaei, Continuous-Time Delta-Sigma A/D Converters for High Speed Applications , Ph.D. Dessertation, Carlenton University (1995).
[6] Susan Luschas, Richard Schreier, Hae-Seung Lee, Radio Frequency Digital-to-Analog Con-verter , IEEE Journal of Solid-State Circuits, Vol.39, No.9, p1462-1467 (2004).
[7] Susan Luschas, Radio Frequency Digital-to-Analog Converter , Ph.D. Dessertation, Mas-sacusetts Institute of Technology (2003).
[8] Boser, B.E, Wooley,B.A, Hae-Seung Lee, the Design of sigma-Delta Modulation Analog-to-Digital Converters , IEEE Journal of Solid-State Circuits, Vol.23, No.6, p1298-1308 (1988).
[9] Geerts.Y, Steyaert.M, Sansen.W, Design of multi-bit Delta-Sigma AD Converters” Kluwer Academic Publishers (2002)
[10] Van den Zwan, ect. A 0.2-mW CMOS ΔΣ modulator for speech coding with 80dB dynamic range , IEEE Journal of Solid-State Circuits, Vol.31, No.12, (1996).
[11] B.K.Thandri,J.Silva-Martinez.,”A 60dB 75mW bandpass RFADC at 950MHz using 3.8GHz clock in 0.25μm SiGe BiCMOS technology ”, IEEE J,Solid-State Circuits,vol.42,no.2,pp269-279,(Feb. 2007)
[12] Julien Ryckaert,J.Borremans,B.Verbruggen,G.Van der Plas,”A 2.4GHz 40mW 40dB SFDR 60MHz Bandwidth Mirrored-Image RF Bandpass ΔΣADC in 90nm CMOS” , IEEE Asian Solid-State Circuits Conference pp361-364,(Nov.2008).
[13] M.Uemori,H.Kobayashi,T.Ichikawa,A.Wada,K.Mashiko,T.Tsukada,M.Hotta ”High-Speed Continuous-Time Subsampling Bandpass ΔΣ AD Modulator Architecture.” IEICE Trans.
Fundamentals (April 2006).
[14] 元澤篤史 清水一也 上森将文 ロレパスカル 高橋洋介 飯塚邦彦 小林春夫 傘昊 高井伸和岡本直樹 西田修造”RFサンプリング連続時間バンドパスΔΣ変調器の設計論”.電子情報通学会第２０回 回路とシステム（軽井沢）ワークショップ(2007年4月).
[15] 元澤篤史 ロレパスカル 林海軍 田邊朋之 上森将文 飯塚邦彦 小林春夫 傘昊 高井伸和.”RFサンプリ ング連続時間バンドパスΔΣ変調器アーキテクチャの検討”.電気学会電子回路研究会ECT-08-23 (2008年3月).
[16] C. L. Phillips, H. T. Nagle, Digital Control System,Prentice-Hall,Inc.(1990).
[17] J. Engelen ”Stability Analysis and Design of Bandpass Sigma Delta Modulators,”(1999).
[18] J, Engelen, R. Plassche, Bandpass Sigma Delta Modulators, Kluwer Academic Publishers (1999).
[19] 林海軍 田辺朋之 傘昊 小林春夫.”インバータタイプGm−Cバンドパスフィルタの解析と設計”.
電子情報通学会第22回回路とシステム（軽井沢）ワークショップ(2009年4月).
[20] S. R. Norsworthy, R. Schreier, and G. C. Temes, editors.Delta- Sigma Data Converters: The-ory, Design, and Simulation.IEEE Press, New York, (1997).
第 5 章
連続時間サブサンプリング ΔΣ AD 変調回路の要素回 路の設計
本章は連続時間サブサンプリングΔΣAD変調回路を設計する場合重要なループ連続時間フィルタ,
内部ADC,RF DAC回路の設計詳細を示す.特に消費電力を減らすために本研究では低消費電力バン
ドパス連続時間フィルタを提案し,その設計詳細を述べる.