プリミティブ : Input Differential Buffer with Input Termination Disable, Input Disable, and Differential Output
概要
このデザイン エレメントは、内部ロジックを外部差動ピンに接続する差動入力バッファーです。I/O が長時間アイドル 状態になったときに電力消費を削減する機能として、入力パス ディスエーブルとキャリブレーションされない入力終端 (INTERM) ディスエーブルが含まれています。IOBUFDS_DIFF_OUT_INTERMDISABLE は、差動信号の両方の位相に 内部アクセスできる点が IOBUFDS_INTERMDISABLE と異なります。このエレメントは、7 シリーズ デバイスの HR (High Range) バンクにのみ配置可能です。
ポートの説明
ポート名 方向 幅 説明
I 入力 1 入力 p 側ポート接続。デザインの最上位ポートに直接接続します。
IB 入力 1 入力 n 側ポート接続。デザインの最上位ポートに直接接続します。
IBUFDISABLE 入力 1 USE_IBUFDISABLE が "TRUE" に設定されている場合にこの信号が High にアサートされると、バッファーを介する入力パスがディスエーブ ルになり、ロジック High になります。USE_IBUFDISABLE が "FALSE"
に設定されている場合はこの入力は無視されるので、グランドに接続 する必要があります。この機能は、I/O がアイドル状態になったとき に電力消費を削減するために使用します。
INTERMDISABLE 入力 1 入力終端をディスエーブルにします。この機能は、I/O がアイドル状態 になったときに電力消費を削減するために使用します。
O 出力 1 デバイスへの入力パスを表すバッファー p 側出力
OB 出力 1 デバイスへの入力パスを表すバッファー n 側出力
デザインの入力方法
インスタンシエーション 可
推論 不可
CORE Generator™ およびウィザード 可
マクロのサポート 不可
使用可能な属性
属性 データ型 値 デフォルト 説明
DIFF_TERM 文字列 "TRUE"、"FALSE" "FALSE" ビルトインの差動終端をイネーブルにします。
IBUF_LOW_PWR 文字列 "TRUE"、"FALSE" "TRUE" 参照 I/O 規格が使用された場合に、消費電力 を削減することを優先するか、パフォーマンスを 向上することを優先するかを指定します。
IOSTANDARD 文字列 データシートを参照 "DEFAULT" エレメントに I/O 規格を割り当てます。
USE_IBUFDISABLE 文字列 "TRUE"、"FALSE" "TRUE" IBUFDISABLE の機能をイネーブルまたはディ スエーブルにします。
VHDL 記述 (インスタンシエーション)
次の 2 つの文が存在しない場合は、コピーしてエンティティ宣言の前に貼り付けます。
Library UNISIM;
use UNISIM.vcomponents.all;
-- IBUFDS_DIFF_OUT_INTERMDISABLE: Differential Input Buffer with Differential Output w/ Disable
-- 7 Series
-- Xilinx HDL Libraries Guide, version 13.3
IBUFDS_DIFF_OUT_INTERMDISABLE_inst : IBUFDS_DIFF_OUT_INTERMDISABLE generic map (
DIFF_TERM => "FALSE", -- Differential Termination
IBUF_LOW_PWR => "TRUE", -- Low power "TRUE" vs. performance "FALSE" setting for referenced I/O standards IOSTANDARD => "DEFAULT", -- Specify the input I/O standard
USE_IBUFDISABLE => "TRUE") -- Set to "TRUE" to enable IBUFDISABLE feature port map (
O => O, -- Buffer diff_p output OB => OB, -- Buffer diff_n output
I => I, -- Diff_p buffer input (connect directly to top-level port) IB => IB, -- Diff_n buffer input (connect directly to top-level port) IBUFDISABLE => IBUFDISABLE, -- Buffer disable input, low=disable INTERMDISABLE => INTERMDISABLE -- Input termination disable );
-- End of IBUFDS_DIFF_OUT_INTERMDISABLE_inst instantiation
Verilog 記述 (インスタンシエーション)
// IBUFDS_DIFF_OUT_INTERMDISABLE: Differential Input Buffer with Differential Output with Input Termination Disable
// May only be placed in High Range (HR) Banks
// 7 Series
// Xilinx HDL Libraries Guide, version 13.3 IBUFDS_DIFF_OUT_INTERMDISABLE #(
.DIFF_TERM("FALSE"), // Differential Termination, "TRUE"/"FALSE"
.IBUF_LOW_PWR("TRUE"), // Low power="TRUE", Highest performance="FALSE"
.IOSTANDARD("DEFAULT"), // Specify the input I/O standard
.USE_IBUFDISABLE("TRUE") // Set to "TRUE" to enable IBUFDISABLE feature ) IBUFDS_DIFF_OUT_INTERMDISABLE_inst (
.O(O), // Buffer diff_p output .OB(OB), // Buffer diff_n output
.I(I), // Diff_p buffer input (connect directly to top-level port) .IB(IB), // Diff_n buffer input (connect directly to top-level port) .IBUFDISABLE(IBUFDISABLE), // Buffer disable input, low=disable .INTERMDISABLE(INTERMDISABLE) // Input Termination Disable
);
// End of IBUFDS_DIFF_OUT_INTERMDISABLE_inst instantiation