FIFO からのデータ読み出し速度

4.5 FIFOからのデータ読み出し速度 4 性能評価実験

図4.35 APVDAQのトリガーアウトの信号

読み出しのデータ数を1 wordずつ増やしていき、読み出しにかかる時間がどれだけ増えるかを測定した。

測定の結果、1 wordの読み出しに約2µsかかっていることが判明した。サンプル数が1点の場合、トリガー を受け付けてからデータをFIFO に書き込むまでに約10µsかかる。このことを考慮すると、1 台のVME

- CPU に対して1台の APVDAQを使用し1 wordを読む場合 、トリガーが来てからデータを読み終える

までに約14µsかかる(図3.6)。1台のVME - CPUに対して1台のAPVDAQを用いて、1 wordを読み 出す場合ならばデータの読み出し時間を 15µs以内にするという要求性能を達成する。現実的には複数のス トリップにヒットがある場合も考えられる。読み出すデータが1 word増えるごとに、読み出しにかかる時間 は2 µsずつ増えていくので、2 wordを読み出す場合ですら要求性能を満たせない。読み出すワード数が増 えても要求性能を満たすためには、データ転送の速度を上げるしか無い。データ転送の速度を上げる方法とし て、ブロック転送でデータを転送する方法が挙げられる。ブロック転送によって、FIFO からデータを読み出 す時間を短縮できる。複数のストリップにヒットがある場合でも、ブロック転送によって転送することで15 µs以内にデータを読み出すことが可能となる。また、1台の VME - CPUに対して複数のAPVDAQを用 いる場合、トリガーを受け付けてからそれぞれのモジュールのFIFO に書き込むまでの処理は並列に行われ る。そのため、1台を用いた時と比べ、読み出しにかかる時間の増加分は、読み出すデータ量の増加分によっ てのみ決まる。複数のモジュールにアクセスするのにかかる時間はブロック転送では短縮できない。よって、

1台のVME - CPUに複数台のAPVDAQを使用するには、モジュールにアクセスする時間を短縮する方法

を見つけなければならない。もし、ブロック転送によってデータ転送の速度を上げ、別の方法でモジュールに アクセスする時間も短縮することができたならば、1台のVME - CPUに対して複数台のAPVDAQを使用 することが可能となる。

5 まとめ

5 ^まとめ

LEPS2実験において、SSDは前方へ散乱された粒子の運動量を測るために重要な役割を担う。要求される

位置分解能を達成するためには、ストリップ幅を 100 µm にすることで達成できる。また検出効率は99 % 以上、読み出し時間は15µs以内であることも要求される。本研究では要求性能を満たすため、SSDの読み 出しモジュールであるAPVDAQのFPGAにペデスタルサプレッションを実装し、性能評価実験を行った。

今回の性能評価実験によりSSDの検出効率が99% 以上であることが判明した。サプレッション有の実験結 果はサプレッション無の実験結果と一致しているため、FPGAの開発によるペデスタルサプレッションは成 功したと結論付ける。ただし、読み出し速度については1台のVME - CPUに1台のAPVDAQを使用し1 wordのみ読み出すという場合に限り15µs以内に読み出せるという結果になった。この結果はLEPS2実験 での要求性能を満たしておらず、さらなる改良が必要である。今回の実験により、データの転送速度が原因で データの読み出しに時間がかかっていることがわかった。シングルアクセスによるデータ転送では1 wordの 転送に2 µsかかってしまう。読み出すデータ数を減らすことは今回成功したので、今後の改良点としては、

データの転送方法をブロック転送に改良することと、モジュールにアクセスするのにかかる時間を短縮するこ とが挙げられる。転送速度とモジュールにアクセスする速度を上げることで要求性能を実現するように開発し ていく。

5 まとめ