BUFGMUX は、デバ イ ス に含まれ る 物理的な ク ロ ッ クバ ッ フ ァ ですが、1 入力の ク ロ ッ クバ ッ フ ァ と し て も 使用で き ます。BUFG ク ロ ッ クバ ッ フ ァ プ リ ミ テ ィ ブ (図 1-21 を参照) は、1 つの ク ロ ッ ク 信号を ク ロ ッ クネ ッ ト ワー ク に駆動 し ます。 ク ロ ッ ク 選択機能がないだけで、 基本的には BUFGMUX と 同 じ です。BUFG は、 複数の Virtex お よ び Spartan アーキ テ ク チ ャ で共通の ク ロ ッ
クバ ッ フ ァ プ リ ミ テ ィ ブです。
図 1-22 に示す よ う に、BUFG は BUFGMUX か ら 構築 さ れてい ます。
X-Ref Target - Figure 1-21
図 1-21 : BUFG プ リ ミ テ ィ ブ
X-Ref Target - Figure 1-22
図 1-22 : BUFGMUX から 構築 さ れた BUFG BUFG
ug382_c1_17_120809
I O
BUFGMUX
ug382_c1_18_120809
O I1
I0
S GND I
ク ロ ッ ク バ ッ フ ァ およびマルチ プ レ ク サ
BUFGCE お よび BUFGCE_1
BUFGCE プ リ ミ テ ィ ブは、BUFGMUX の ク ロ ッ ク 選択機能を使用 し て、 ク ロ ッ ク バ ッ フ ァ の イ ネーブル入力を作成 し ます (図 1-23 を参照)。BUFGCE は、 ク ロ ッ ク イ ネーブル入力付 き グ ロ ーバ ル ク ロ ッ クバ ッ フ ァ です。O 出力は、 ク ロ ッ ク イ ネーブル (CE) が Low (非ア ク テ ィ ブ) の と き に 0にな り ます。CE が High にな る と 、I 入力の値が O に出力 さ れます。表 1-13 はその真理値表です。
BUFGCE は、BUFGMUX で 1 つの入力を固定値にす る こ と に よ っ て構成 さ れてい ます。 デ ィ ス エーブルの場合のデフ ォ ル ト 値は Low です。BUFGCE_1 プ リ ミ テ ィ ブは、VCCを I1 に接続す る こ と に よ り 、デ ィ ス エーブルの場合のデフ ォ ル ト 値を High に し てい ます。 ま た、入力間の遷移中に グ リ ッ チのない動作を提供す る ために BUFGMUX_1 プ リ ミ テ ィ ブが使用 さ れます。
ラ イ ブ ラ リ エ レ メ ン ト はプ リ ミ テ ィ ブですが、図 1-24 に等価機能を示 し ます。CE の反転は BUFGMUX 機能に組み込まれてい ます。0は、 未使用の ど の LUT か ら で も 供給で き ます。
X-Ref Target - Figure 1-23
図 1-23 : BUFGCE プ リ ミ テ ィ ブ
表 1-13 : BUFGCE 真理値表
S 入力 O 出力
I CE O
X 0 0
X 1 I
X-Ref Target - Figure 1-24
図 1-24 : BUFGCE の等価機能 BUFGCE
ug382_c1_19_120809
I O CE
S I1
I0
O BUFGMUX
ug382_c1_20_120809
I GND
INV CE_IN
高速 I/O ク ロ ッ ク リ ージ ョ ンの ク ロ ッ ク バ ッ フ ァ
I/O タ イ ルのパフ ォーマン ス を向上 さ せ る ため、Spartan-6 FPGA には、 パフ ォーマン ス が最 も 重要 と な る 接続用に専用 I/O ク ロ ッ ク ネ ッ ト ワ ー ク が含まれてい ます。表 1-14 に記載 さ れてい る I/O ク ロ ッ ク バ ッ フ ァ は、I/O ク ロ ッ ク ネ ッ ト ワ ー ク と FPGA ロ ジ ッ ク を接続 し 、I/O タ イ ルにあ る IODELAY2、IDDR2、ODDR2、ISERDES2、 お よ び OSERDES2 ロ ジ ッ ク で使用で き ます。I/O ク ロ ッ ク ネ ッ ト ワー ク で使用可能な I/O ク ロ ッ クバ ッ フ ァ 出力は表 1-15 に記載 さ れてい ます。
表 1-15 には、I/O ク ロ ッ クネ ッ ト ワ ー ク で使用可能なポー ト が記載 さ れてい ます。
表 1-14 : I/O ク ロ ッ ク バ ッ フ ァ
プ リ ミ テ ィ ブ 入力 出力 制御
BUFIO2 I IOCLK、DIVCLK、SERDESSTROBE
BUFIO2_2CLK I、IB DIVCLK、IOCLK、SERDESSTROBE
BUFPLL GCLK、PLLIN、LOCKED IOCLK、SERDESSTROBE、LOCK BUFPLL_MCB PLLIN0、PLLIN1 IOCLK0, IOCLK1、SERDESSTROBE0、
SERDESSTROBE1
BUFIO2_2FB I O
表 1-15 : I/O ク ロ ッ ク ネ ッ ト ワー ク 信号
プ リ ミ テ ィ ブ I/O ク ロ ッ ク ネ ッ ト ワー ク 入力 I/O ク ロ ッ ク ネ ッ ト ワー ク 出力 リ ソ ース
BUFIO2 I IOCLK(1)、SERDESSTROBE(1) I/O ク ロ ッ クバ ッ フ ァ
BUFIO2_2CLK I IOCLK(1)、SERDESSTROBE(1) I/O ク ロ ッ クバ ッ フ ァ
BUFPLL IOCLK(1)、SERDESSTROBE(1) I/O ク ロ ッ クバ ッ フ ァ
BUFPLL_MCB IOCLK0(1)、IOCLK1(1)、
SERDESSTROBE0(1)、 SERDESSTROBE1(1)
I/O ク ロ ッ クバ ッ フ ァ
BUFIO2_2FB I I/O ク ロ ッ クバ ッ フ ァ
ILOGIC2 C0、C1 I/O タ イ ルロ ジ ッ ク
OLOGIC2 C0、C1 I/O タ イ ルロ ジ ッ ク
ISERDES2 CLK0、CLK1、IOCE I/O タ イ ルロ ジ ッ ク
OSERDES2 CLK0、CLK1、IOCE I/O タ イ ルロ ジ ッ ク
IODELAY2 IOCLK0、IOCLK1 DATAOUT I/O タ イ ルロ ジ ッ ク
GTP_DUAL CLKOUT0[1:0]、CLKOUT1[1:0] GTP_DUAL タ イ ル
メ モ :
1. 出力は I/O ク ロ ッ クネ ッ ト ワ ー ク への接続専用です。FPGA ロ ジ ッ ク へは接続で き ません。
ク ロ ッ ク バ ッ フ ァ およびマルチ プ レ ク サ