2011
年版の新探求デバイス（ERD）章は，新探求メモリ，ロジック，情報処理デバイス技術に対するITRS
の見解を示し，CMOS
と究極的にスケールしたCMOS
の先にあるナノエレクトロニクス分野の架け橋となる ことを意図したものである。ERD 章はさらに，新探求デバイスと関連したあるいはそれによって実現可能と なるメモリと情報処理ナノアーキテクチャについて取り組んでいる。技術を定義づける
2
つの領域について取り組まれている。すなわち，1)継続したスケーリングと新しい技術 の異種集積を通してCMOS
プラットフォームの機能性を拡張する，そして2)
新しい情報処理パラダイムの 発明を刺激すること，である。図1
には，これらの領域の間の関係が模式的に描かれている。従来続けら れていたサイズと機能のスケーリングによるCMOS
プラットフォームの拡張は，しばしば “More Moore”とよ ばれている。CMOS
プラットフォームは”More-than-Moore”
領域によってさらに拡張される。これは，この 章に新たに含められたサブジェクトであり，そこでは”ムーアの法則”に従って必ずしもスケールしない機能 を取り入れることで，新たな価値がデバイスに付加される。一方で，新しい情報処理デバイスやアーキテク チ ャ は ， し ば し ば”Beyond CMOS”技 術 と し て 言 及 さ れ ， 本 章 の 主 要 な サ ブ ジ ェ ク ト で あ り 続 け て い
る。”Beyond CMOS”
や”More-than-Morre”
の”More Moore”
への異種機能集積は，CMOS
プラットフォー ムの機能を拡張し，究極的な”Extended CMOS”を形成する。Figure ITWG1 Relationship among More Moore, More-than-Moore, and Beyond CMOS
とりわけ，ERD 章は，長期にわたる潜在能力，技術の成熟度について，実現可能な新しいメモリや情報処 理デバイスとシステムアーキテクチャを調査し，評価し，列挙している。また，受容可能なリスクを持ちなが ら，半導体産業がさらに開発することを容認できる状態にするための，科学的/
技術的チャレンジを明らか にしている。この2011
年版のERD
章は新しいMore-than-Moore
の節を含み，長期的な代替技術候補に ついて取り組んでいる。現在では，More-than-Moore
として，無線デバイスを，将来にはパワーデバイスや イメージセンサーなどについて取り組む。また，メモリーデバイスの節は拡大され，新しい2
つの副節を包 含している。すなわち，ストレージクラスメモリ（Storage Class Memory
，固体ドライブメモリを含む）とクロス バーメモリ応用に求められる”選択デバイス”である。さらに，ERD 章における新探求メモリやロジックデバイスの技術エントリーは，その技術的な成熟度や潜在 的なパフォーマンスを評価するよう絶えず精査されている。これらの基準は，
PIDS (Process Integration,
Devices, and Structures)章や FEP (Front End Processing)章への潜在的な解として移る用意ができている
か，あるいはERD
章でのさらなる考慮から除外されるかを決定するために使われている。2010-2011
年で は，2 つのそのような技術がPIDS
とFEP
に移管された。一つは，メモリ節におけるスピン転送トルク磁気56 2011
新規事項—ワーキンググループ要約（Whatis New for 2011
—the Working Group Summaries
）RAM
（Spin Transfer Torque Magnetostatic RAM (STT-MRAM)
）であり，他のものは，n
型InGaAs
チャ ネルおよびp
型Ge
チャネルおよびSi MOSFET
構造におけるソース/ドレイン置換型材料である。拡張された”ベンチマーキング”節は，この章で考慮された新探求デバイス技術候補各々の潜在能力を評価さ れており，その目的は所望のメモリや情報処理機能の，完全に成熟した現在のメモリや
CMOS
技術に対する ベンチマークを提供することである。この評価から，いくつかの新探求メモリ技術（例えば，STT-MRAM，
ReDOX ReRAM
，相変化メモリなど）は16nm
世代以降にフラッシュメモリを代替する潜在能力を持っていると の結果になった。逆に，ロジックすなわち情報処理デバイスについては，CMOS を補完する潜在能力を有する 候補として特定されるには，さらなる取り組みが必要である。D IFFICULT C HALLENGES
Table ITWG5 Emerging Research Devices Difficult Challenges
Difficult Challenges − 2018− 2026 Summary of Issues and opportunities
SRAM and FLASH scaling in 2D will reach definite limits within the next several years (see PIDS Difficult Challenges). These limits are driving the need for new memory technologies to replace SRAM and possibly FLASH memories by 2018.
Identify the most promising technical approach(es) to obtain electrically accessible, high-speed, high-density, low-power, (preferably) embeddable volatile and non-volatile RAM
Scale high-speed, dense, embeddable, volatile, and non-volatile memory technologies to replace SRAM and / or FLASH for manufacture by 2018.
The desired material/device properties must be maintained through and after high temperature and corrosive chemical processing. Reliability issues should be identified & addressed early in the technology development
Develop 2nd generation new materials to replace silicon (or InGaAs, Ge) as an alternate channel and source/drain to increase the saturation velocity and to further reduce Vdd and power dissipation in MOSFETs while minimizing leakage currents for technology scaled to 2018 and beyond.
Develop means to control the variability of critical dimensions and statistical distributions (e.g., gate length, channel thickness, S/D doping concentrations, etc.)
Scale CMOS to and beyond 2018 - 2026
Accommodate the heterogeneous integration of dissimilar materials.
The desired material/device properties must be maintained through and after high temperature and corrosive chemical processing Reliability issues should be identified & addressed early in this
development.
Extend ultimately scaled CMOS as a platform technology into new domains of application.
Discover and reduce to practice new device technologies and primitive-level architecture to provide special purpose optimized functional cores (e.g., accelerator functions) heterogeneously integrable with CMOS.
Invent and reduce to practice a new information processing technology eventually to replace CMOS
Ensure that a new information processing technology is compatible with the new memory technology discussed above; i.e., the logic technology must also provide the access function in a new memory technology.
A new information processing technology must also be compatible with a systems architecture that can fully utilize the new device. A new non-binary data representation and non-Boolean logic may be required to employ a new device for information processing. These requirements will drive the need for a new systems architecture.
Bridge the gap that exists between materials behaviors and device functions.
Accommodate the heterogeneous integration of dissimilar materials Continue functional scaling of information processing
technology substantially beyond that attainable by ultimately scaled CMOS.
Reliability issues should be identified & addressed early in the technology development
Invent and reduce to practice long term alternative solutions to technologies that address existing MtM ITRS topical entries currently in wireless/analog and eventually in power devices, MEMS, image sensors, etc.
The industry is now faced with the increasing importance of a new trend,
“More than Moore” (MtM), where added value to devices is provided by incorporating functionalities that do not necessarily scale according to "Moore's Law“.
Heterogeneous integration of digital and non-digital functionalities into compact systems that will be the key driver for a wide variety of application fields, such as communication, automotive, environmental control, healthcare, security and entertainment.