提案 AD 変換の動作比較

ここでは提案 AD 変換器の変換速度やノイズを除去するために必要となるアンチエイリ アスフィルタの点から動作を比較する。

提案構成AD変換器の信号帯域は0 Hzから𝑓_𝐵𝑊 Hz、分解能を𝐾とする。他のパラメータ の定義は以下とする。

𝑇_𝑠：1サンプルのAD変換時間(周期)

𝑁1：𝑇_𝑠[s]におけるサイクリックAD変換器の巡回数

𝑁2：𝑇_𝑠[s]におけるΔΣAD変換器のサンプリングクロック数(𝑁2 =2^𝑀2とする)

図2.4.10は𝑁1-サイクルのサイクリックAD変換器・𝑁2-サイクルのΔΣAD変換器の動作

図である。分解能𝐾は式(2.18)(2.19)から

𝐾 = (𝑁1 + 𝑁2) + 1.5 × 𝑛 [bits]

ただしOSR = 2^𝑛 (2.20) となる。

35

図2.4.10 サイクリックAD変換N1サイクル、ΔΣAD変換N2サイクルの動作図

4.6.1 分解能 12 bit のノイズシェーピング・サイクリック AD 変換器

 Case A1（サイクリックAD変換器のみ）

サイクリックAD変換器のみの場合として、𝑁1 = 12、𝑁2 = 0の場合を考える。この時の 1サンプルのAD変換の周期を𝑇𝑠1を

𝑇_𝑠1= 1

8𝑓_𝐵𝑊. (2.21)

とする。理想的な周期はサンプリング定理より𝑇𝑠1= 1 (2𝑓⁄ 𝐵𝑊)であるが、アンチエイリア スフィルタの要求を緩和するため(図2.4.11)、式(2.21)と定義する。

ここでは 12bit と設定しているのでサイクリック AD 変換器の 1 サイクルの動作時間

𝑇𝑐𝑦𝑐𝑙𝑖𝑐1は

𝑇𝑐𝑦𝑐𝑙𝑖𝑐1=𝑇𝑠1

12= 1

96𝑓_𝐵𝑊. (2.22)

と表せる。

 Case A2（提案構成AD変換器）

次に𝑁1 = 4、𝑁2 = 32(𝑀2 = 5)、OSR = 2²とする提案するノイズシェーピング・サイクリ ックAD 変換器の動作を検証する(式(2.20)より分解能K = 12となる)。OSR = 2なので 1 サ ンプルのAD変換時間𝑇_𝑠2は

𝑇_𝑠2= 1

16𝑓𝐵𝑊. (2.23)

である。サイクリックAD変換器は4サイクル動作すると設定しているので、1サイクル動 作時間𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐2}は

𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐2}=𝑇_𝑠2

4 = 1

64𝑓_𝐵𝑊. (2.24)

と表せる。図2.4.12はOSR = 2²での𝑁1 = 4、𝑁2 = 32のときのシミュレーション結果であ る。この時の分解能(青線)は12bitに達したことが確認できる。

36

ここでCase A1とA2を比較する。

① サイクリックAD変換器が1サイクル動作する時間𝑇𝑐𝑦𝑐𝑙𝑖𝑐1と𝑇𝑐𝑦𝑐𝑙𝑖𝑐2を比較すると 𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐2}=96

64𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐1}= 1.5𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐1}. (2.25)

なり、提案構成の方がサイクリックAD変換器1サイクルの動作時間が1.5倍長い。

したがって消費電力の大きいMDAC内のオペアンプの消費電力を減少させることが できる。

② 提案構成でOSR = 2²としているのでサイクリックAD変換器のノイズを6dB減少さ せることができる。また後段のアンチエイリアスフィルタの要求も緩和でき(図 2.4.11)、消費電力も減少する。

③ サイクリックAD変換器にパイプライン接続された ΔΣAD変換器は下位ビットの変 換を行う。したがって簡単なGm-C回路で実現でき、回路要求も緩和される。

図2.4.11 アンチエイリアスフィルタの緩和

図2.4.12 OSR比較

37

 Case A3（ΔΣAD変換器のみ）

1 次 ΔΣAD 変換器において、𝑁2 = 64(𝑀2 = 6)、OSR = 2⁴で𝐾 = 12bit の場合と、𝑁2 = 128(𝑀2 = 7)、OSR = 2⁴で𝐾 = 13bitの場合を考える。このどちらの場合においても非常に 高速のクロックとなる。高速クロックで出力の線形性を保つために Gm-C 回路の代わりに RCアクティブ回路やスイッチドキャパシタ回路が必要となり、消費電力も大きくなってし まう。

サイクリックAD変換器は12サイクルにより12-bitの出力を得られるが、ΔΣAD変換器 は高次ΔΣAD変換器やマルチビットΔΣ変換器を用いたとしても、12サイクルで12-bitを 得ることは難しい。サイクリックAD変換器は少ないサイクル数で高分解能の AD 変換に 適している。提案するノイズシェーピング・サイクリックAD変換器はサイクリックAD変 換器と ΔΣAD 変換器のメリットを取り入れた構成といえる。提案構成では中分解能から高 分解能、中速度、低消費電力のAD変換に適している。

4.6.2 分解能 16bit のノイズシェーピング・サイクリック AD 変換器

 Case B1（サイクリックAD変換器のみ）

サイクリックAD変換器のみの場合として、𝑁1 = 16、𝑁2 = 0の場合を考える。この時の 1サンプルのAD変換の周期を𝑇𝑠3を

𝑇_𝑠3= 1

8𝑓_𝐵𝑊. (2.26)

ここでは16bitと設定しているのでサイクリックAD変換器の1サイクルの動作時間𝑇𝑐𝑦𝑐𝑙𝑖𝑐3

は

𝑇𝑐𝑦𝑐𝑙𝑖𝑐3=𝑇𝑠3

16= 1

128𝑓_𝐵𝑊. (2.27)

と表せる。

 Case B2（提案構成AD変換器）

次に𝑁1 = 6、𝑁2 = 128(𝑀2 = 7)、OSR = 2とする提案するノイズシェーピング・サイクリ ックAD 変換器の動作を検証する(式(2.20)より分解能K = 16となる)。OSR = 2なので 1 サ ンプルのAD変換時間𝑇_𝑠4は

𝑇_𝑠4= 1

16𝑓𝐵𝑊. (2.28)

である。サイクリックAD変換器は6サイクル動作すると設定しているので、1サイクル動 作時間𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐4}は

𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐4}=𝑇_𝑠4

6 = 1

96𝑓_𝐵𝑊. (2.29)

と表せる。図2.4.12はOSR = 2²での𝑁1 = 4、𝑁2 = 32のときのシミュレーション結果より、

38

この時の分解能(図2.4.12赤線)は16.1bitに達したことが確認できる。

ここでCase A1とA2を比較する。

① サイクリックAD変換器が1サイクル動作する時間𝑇𝑐𝑦𝑐𝑙𝑖𝑐3と𝑇𝑐𝑦𝑐𝑙𝑖𝑐4を比較すると 𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐4}=128

96 𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐3}= 1.5𝑇_{𝑐𝑦𝑐𝑙𝑖𝑐3}. (2.30)

なり、提案構成の方がサイクリックAD変換器1サイクルの動作時間が1.5倍長い。

したがって消費電力の大きいMDAC内のオペアンプの消費電力を減少させることが できる。

② 提案構成でOSR = 2²としているのでサイクリックAD変換器のノイズを6dB減少さ せることができる。また後段のアンチエイリアスフィルタの要求も緩和でき(図 2.4.11)、消費電力も減少する。

 Case A3（ΔΣAD変換器のみ）

1次ΔΣAD変換器において、𝑁2 = 512(𝑀2 = 9)、OSR = 2⁴で𝐾 = 16bitを得ることができ るが、非常に高速のクロックが必要となり、消費電力の増加につながる。

4.6.3 AD 変換器動作比較のまとめ

4.5.1 と4.5.2 で提案構成のAD変換の動作について述べ、提案構成はサイクリックAD

変換器と1次ΔΣAD変換器のメリットを含んでいることを示した。以下にまとめる。

① サイクリックAD変換器のサイクル数𝑁1が増加したとき、サイクリックAD変換器 1 サイクルの動作時間が減少し、消費電力が増加する。しかし ΔΣAD 変換器のクロ ックは遅くすることができる。

② ΔΣAD 変換器の巡回数𝑁2が増加したとき、ΔΣAD 変換器のクロックは速くなるが、

サイクリックAD変換器での変換は遅くすることができる。

③ OSRが増加すると、後段のアンチエイリアスフィルタとサイクリックAD変換器のノ イズに対する要求が減少するが、サイクリックAD変換器、ΔΣAD変換器の両方にお いて高速クロックが必要となる。