集積回路(LSI)の製造技術は近年進歩を続け、トランジスタの微細化に伴いLSIの小型化、
集積化、低消費電力化が進んでいる。またLSI 内部での計算や信号処理のデジタル化の恩 恵により、ノイズに強く、複雑で高速なシステムを実現できるようになってきた。しかし 音声や電圧など日常生活で使われる物理量はアナログ信号であるため、LSIにこれらの信号 を入力し処理するためには、AD変換器が必要不可欠である。LSIのデジタル信号処理の技 術が向上しているので、AD変換器も高速、高精度、高分解能、低消費電力化が求められて いる。
第 2部では既存の AD変換器の高性能化を検討した。ナイキスト型変換器のサイクリッ クAD変換器とオーバーサンプリング型のΔΣAD変換器を組み合わせることで、それぞれ の特徴をトレードオフした変換構成が可能となる。研究内容は以下の4つである。
① ノイズシェープによるサイクリックAD変換器の高性能化
サイクリックAD 変換器は逐次比較型のAD 変換器であり、巡回的に動作させるこ とで、入力電圧を上位ビットから比較しデジタル出力を得る。変換の途中で出力さ れる量子化誤差は後段に接続された ΔΣAD変換器に入力し、ΔΣAD 変換器も巡回的 に動作させる。ΔΣAD変換器は量子化誤差の累積、比較を行い、出力のFFT結果は オーバーサンプリングにより信号周波数帯域のノイズが減少し、高周波帯域のノイ ズが増加するノイズシェープが見られる。サイクリックAD変換器とΔΣAD変換器 をパイプライン接続し、上位ビットをサイクリックAD変換器、下位ビットをΔΣAD 変換器で変換することで、中速度、高分解能、低消費電力の AD 変換器の構成が可 能となる。シミュレーションによりサイクリックAD変換器、ΔΣAD変換器の巡回で
SQNDRが約6 dBずつ向上したことを確認した。
② サイクリックAD変換器によるΔΣAD変換器の高性能化の検討
サイクリックAD変換器は内部に乗算型DAC(MDAC)があり、速度、消費電力の劣 化につながる。特に上位ビットの変換で高精度の出力を得るときは高消費電力とな る。そこでΔΣAD変換器の後段にサイクリックAD変換器を接続した構成でAD変 換行い、それぞれ巡回的に動作させ分解能を上げる。ΔΣAD変換器でアナログ入力電 圧の量子化、サイクリック AD 変換器で高分解能化をする。シミュレーションによ りサイクリックの巡回でSNDRが約2 dBずつ向上したことを確認した。
③ サイクリックAD変換器のオペアンプ不完全整定を利用した高速化・低消費電力化 サイクリックAD変換器はMDACにより変換速度が遅くなってしまう。MDACは コンデンサを含んでいるが、短いサンプリング時間で動作させ不完全整定とする。
正しい出力値は得られないが、事前に補正グラフを作成しておき、補正したデジタ ル値を AD 変換出力値とする。シミュレーションを行い、不完全整定の出力を補正
59
できることを確認した。今後は補正グラフの作成やグラフのメモリ保存に関して検 討が必要である。
④ ΔΣDA変調器のデジタルディザ信号による性能改善の検討
ΔΣDA変調器において低振幅信号増幅の際に、周期的に高調波が発生するリミットサ イクルが見られる。本章ではこのリミットサイクルを生じさせないために ΔΣDA 変 調器の出力とデジタルディザ信号の排他的論理和をとる構成を提案した。デジタル ディザ入力信号もΔΣデジタル変調器で生成し、デジタルディザ信号の値を調整する。
デジタルなので制御されたディザ信号が生成しやすく、変調器のフィードバック経 路の最終段にディザ信号を入力するので出力への影響は抑圧される。また排他的論 理和をとるのでデジタル出力は１ビットである(多ビットにならない)。提案構成でシ ミュレーションを行い、低振幅信号の変換でリミットサイクルが生じないことを確 認した。
60
参考文献
[1] F. Maloberti, Data Converters, Springer (2007).
[2] R. J. van de Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters, Springer (2010).
[3] R. Schreier, G. C. Temes, Understanding Delta-Sigma Data Converters, Wiley (2005).
[4] M. Uemori, H. Kobayashi, T. Ichikawa, A. Wada, K. Mashiko, T. Tsukada, M.
Hotta, “High-Speed Continuous-Time Subsampling Bandpass ΔΣAD Modulator Architecture”, IEICE Trans. Fundamentals, E89-A, no.4, pp.916-923 (April 2006).
[5] S. Kawahito, “Column-parallel A/D Converters for CMOS Image Sensors”, IEEE Asia Pacific Conference on Circuits and System, Kuala Lumpur (Dec.2010) [6] T. Watabe, K. Kitamura, T. Sawamoto, T. Kosugi, T. Akahori, T. Iida, K. Isobe, T.
Watanabe, H. Shimamoto, H. Ohtake, S. Aoyama, S. Kawahito, N. Egami, “A 33Mpixel 120fps CMOS Image Sensor Using 12b Column-Parallel Pipelined Cyclic ADCs”, IEEE Int. Solid-State Circuits Conf. pp.388-389, San Francisco (Feb.2012).
[7] J. Fredenburg, M. P. Flynn, “A 90MS/s 11MHz Bandwidth 62dB SQNDR Noise-shaping SAR ADC”, IEEE International Solid-State Circuits Conf. pp.
468-469, San Francisco (Feb. 2012).
[8] L. Gulati, H.-S. Lee, “A Lowe-Power Reconfigurable Analog-to-Digital Converter”, IEEE International Solid-State Circuits Conference, San Francisco (Feb. 2001).
[9] T. Caldwell, D. Aldred, L. Zhao, “A Reconfigurable ΔΣ ADC with up to 100MHZ Bandwidth Using Flash Reference Shuffling”, IEEE Trans. Circuits and Systems I, vpl.1, no.8, pp.2263-2271 (July 2014).
[10] T. Ogawa, H. Kobayashi, S. Uemori, Y. Tan, S. Ito, N. Takai, T. J. Yamaguchi, K.
Niitsu, "Design for Testability That Reduces Linearity Testing Time of SAR ADCs”, IEICE Trans. on Electronics, vol.E 94-C, no.6,
pp.1061-1064
(June 2011).[11] T. Ogawa, H. Kobayashi, Y. Takahashi, N. Takai, M. Hotta, H. San, T. Matsuura, A. Abe, K. Yagi, T. Mori, “SAR ADC Algorithm with Redundancy and Digital Error Correction”, IEICE Trans. Fundamentals, vol.E93-A, no.2, pp.415-423 (Feb.
2010).
[12] STARC教育推進室 浅田邦博・松澤昭 共著 アナログRF CMOS集積回路設計[応
用編]
[13] STARC教育推進室 浅田邦博・松澤昭 共著 アナログRF CMOS集積回路設計[基
礎編]
61
謝辞
本研究を進めるにあたり、3年間懇切丁寧にご指導を賜りました群馬大学大学院電子情報 部門 小林春夫教授に心より深く感謝致します。1/fノイズモデリングとサイクリックAD変 換器の2つの研究テーマをいただき、回路アーキテクチャからMOSFETデバイスまで多く のことを学ぶことができました。
モデリングの研究では青木均客員教授にご指導頂きました。MOSFETの物理モデルや
SPICE回路シミュレータの構造、モデルパラメータについて詳しく熱心にご指導いただき
ました。開発したノイズモデルはデバイス分野の国際学会International Conference on Solid State Devices and Materialsでの発表、応用物理学会の論文誌Japanese Journal of
Applied Physicsへの論文投稿・採択となり、研究成果を残すことができました。ご指導を
賜りましたことに、心より感謝致します。これらはモデリングメンバーの築地伸和さん、
轟俊一郎君、ハタミラミンさん、香積正基君、戸塚拓也君、東野将史君、王太峰さんとと もに研究し得られた成果です。メンバー各位に心より感謝致します。
AD変換の研究では三木隆博客員教授に有益な助言をいただきました。また半導体理工学 研究センター(STARC：Semiconductor Technology Academic Research Centerにサポート していただき、小林修氏、松浦達治氏、山口隆弘氏、辻将信氏、梅田定美氏、土橋則亮氏、
塩田良治氏、渡邉雅史氏には有意義なご意見、ご討論を頂きました。心より感謝致します。
更に学会参加時の旅費の申請など学生生活をサポートしていただきました、石川信宣技 術教官、ゼミでアナログ回路について講義をしていただきました、高井伸和准教授、修士 公聴会で主査をしてくださった、安達定雄教授に心より感謝致します。最後に小林研究室・
高井研究室各位、特に大澤優介君、河内智君、轟俊一郎君、村上正紘君、金谷浩太郎君、
田中駿祐君、根岸孝行君、本島大地君、同じ研究室のメンバーとして一緒に研究できたこ とに心より感謝いたします。3年間お世話になりました。
62
本研究に関する成果
＜国際学会発表論文＞
(1) Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M. Kazumi, T. Totsuka, T. Wang, H. Kobayashi, “Gate Voltage Dependent 1/f Noise Variance Model Based on Physical Noise Generation Mechanisms in n-Channel Metal-Oxide-Semiconductor Field-Effect Transistors”, Japanese Journal of Applied Physics (accepted).
(2) Y. Arai, Y. Liu, H. Kobayashi, T. Matsuura, O. Kobayashi, “Noise-Shaping Cyclic ADC Architecture”, Key Engineering Materials (accepted).
(3) Y. Tan, D. Oki, Y. Liu, Y. Arai, Z. Nosker, H. Kobayashi, O. Kobayashi, T.
Matsuura Z. Yang, A. Katayama, L. Quan, E. Li, K. Niitsu, N. Takai,
“Self-Calibration Technique of Pipeline ADC Using Cyclic Configuration”, Key Engineering Materials. vol.596, pp.181-186 (2014).
(4) Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M. Kazumi, T. Totsuka, T. Wang and H. Kobayashi, “Research on Gate Voltage Dependent 1/f Noise Variance Modeling for n-Channel MOSFETs”, 1st International Symposium of Gunma University Medical Innovation and 6th International Conference on Advanced Micro-Device Engineering (Dec. 5, 2014), Kiryu City Performing Art Center (5) T. Totsuka, H. Aoki, F. Abe, K. Ramin, Y. Arai,S. Todoroki, M. Kazumi, W. Taifeng
and H. Kobayashi, “Reliability Modeling on 90 nm n-channel MOSFETs with BSIM4 Dedicated to HCI Mechanisms”, 1st International Symposium of Gunma University Medical Innovation and 6th International Conference on Advanced Micro-Device Engineering (Dec. 5, 2014), Kiryu City Performing Art Center (6) M. Kazumi, H. Aoki, Y. Arai, S. Todoroki, R. Khatami, T. Totsuka, F. Abe and H.
Kobayashi, “Research on Precision IGBT Macro-Model Considering Operation Temperature”, 1st International Symposium of Gunma University Medical Innovation and 6th International Conference on Advanced Micro-Device Engineering (Dec. 5, 2014), Kiryu City Performing Art Center
(7) S. Todoroki, H. Aoki, F. Abe, K. Ramin, Y. Arai, M. Kazumi, T. Totsuka, and H.
Kobayashi, “Phase Noise Performance Analysis of VCO Circuits”, 1st International Symposium of Gunma University Medical Innovation and 6th International Conference on Advanced Micro-Device Engineering (Dec. 5, 2014), Kiryu City Performing Art Center
(8) Y. Arai, H. Aoki, F. Abe, S. Todoroki, R. Khatami, M. Kazumi, T. Totsuka, T. Wang, H. Kobayashi, “Gate Voltage Dependent 1/f Noise Variance Model in n-Channel MOSFETs”, International Conference on Solid State Devices and Materials
63
(SSDM2014) , Poster Session, Tsukuba (Sept. 8-11, 2014)Extended Abstracts (9) T. Totsuka, H. Aoki, F. Abe, R. Khatami, Y. Arai, S. Todoroki, M. Kazumi, H.
Kobayashi, “BSIM4 Modeling of 90nm n-MOSFET Characteristics Degradation Due to Hot Electron” The 3rd Solid State Systems Symposium-VLSIs and Semiconductor Related Technologies & The 17th International Conference on Analog VLSI Circuits, Ho Chi Minh City, Vietnam (Oct. 22-24, 2014)
(10) M. Kazumi, H. Aoki, Y. Arai, R. Khatami, S. Todoroki, T. Totsuka, F. Abe, H.
Kobayashi, “Study of High Precision IGBT Macro-Model Considering Temperature Dependency”, The 3rd Solid State Systems Symposium-VLSIs and Semiconductor Related Technologies & The 17th International Conference on Analog VLSI Circuits, Ho Chi Minh City, Vietnam (Oct. 22-24, 2014)
(11) Y. Arai, Y. Liu, H. Kobayashi, T. Matsuura, O. Kobayashi, M. Tsuji, M.Watanabe, R.
Shiota, N. Dobashi, S. Umeda, I. Shimizu, K. Niitsu, N. Takai, T. J. Yamaguchi,
“Noise-Shaping Cyclic ADC Architecture”, 6th International Conference on Advanced Micro-Device Engineering (Dec. 19, 2013), Kiryu City Performing Art Center
(12) Y. Arai, Y. Liu, H. Kobayashi, T. Matsuura, O. Kobayashi, M. Tsuji, M. Watanabe, R.
Shiota, N. Dobashi, S. Umeda, I. Shimizu, K. Niitsu, N. Takai and T. Yamaguchi,
“Noise-Shaping Cyclic ADC Architecture”, The 4th IEICE International Conference on Integrated Circuits Design and Verification, Ho Chi Minh City, Vietnam (Nov.
15-16, 2013).
(13) K Kato, M. Murakami, F. Abe, Y. Arai, H. Kobayashi, T. Matsuura,S. Mohyar, K, Ramin, O. Kobayashi, K. Niitsu, N. Takai, “Low-Cost High-Quality Signal Generation for ADC Testing”, IEEE International Test Conference, (Panel 2 Poster), Anaheim, CA (Nov. 2012).
＜国内学会発表論文＞
(1) 新井薫子、青木均、轟俊一郎、香積正基、戸塚拓也、東野将史、安部文隆、小林春夫
「NチャネルMOSFETのノイズ発生理論に基づくゲート電圧依存1/fノイズばらつき
モデルの検討」第5回 電気学会 東京支部 栃木・群馬支所 合同研究発表会（2015年 3月2日）
(2) 新井薫子、小林春夫「ΔΣDA変調器のデジタルディザ信号による性能改善の検討」第5 回 電気学会 東京支部 栃木・群馬支所 合同研究発表会 （2015年3月2日）
(3) 香積正基、青木均、新井薫子、Khatami Ramin、 轟俊一郎、戸塚拓也、 安部文隆、
小林春夫「IGBTの静特性における複数のプロセス・デバイス特性を考慮した高精度マ クロモデルの研究」電気学会 電子回路研究会、秋田（2014年10月9日、10日）
(4) 戸塚拓也、青木均、安部文隆、 Khatami Ramin、新井薫子、轟俊一郎、香積正基、