この項では、PFLメガファンクションでFPGAをリコンフィギュレーションするため の所要時間を見積もるための方程式を提供します。
表 15の方程式は、以下の定義を前提としています。
■ Cflashは、フラッシュ・メモリからの読み出しに必要なクロック・サイクル数で
す。
■ Ccfgは、フラッシュのデータ・バス幅およびFPPまたはPSモードの選択に応じて1
～16 DCLKサイクルの間で生じる、データのクロック・アウトのための入力ク
ロック・サイクル数です。
フラッシュからの読み出し、およびコンフィギュレーションのためのデータのク ロック・アウトはパラレルで行われるため、CflashとCcfgの、どちらか大きな値の みが重要になります。
■ Fclkは、PFLメガファンクションへの入力クロック周波数です。
■ Taccessは、フラッシュ・アクセス時間です。
■ Caccessは、フラッシュ・データの準備までに必要なクロック・サイクル数です。
■ Tpage_accessは、Spansionフラッシュ・メモリ・デバイスのページ読み出し時間であ
り、ページ・モード・アクセスにのみ適用されます。Tpage_accessは、PFLメガファ ンクションで30nsに設定されています。
■ Nは、クロック・アウトされるバイト数です。この値は、特定のFPGAの.rbfから得 られます。
表 15. PFL メガファンクションのための FPP および PS モードの方程式 ( その １ ) フラッシュ・
アクセス・
モード
コンフィギュレー ション・データ・
オプション
フラッ シュ・
データ幅
DCLK 比率 =1、2、4、または 8(1) FPP モード PS モード
Normal Mode/Page Mode(2)
ノーマル
8ビット
Cflash = Caccess Ccfg = DCLK比率 Coverhead = 5*Caccess
Cflash = Caccess Ccfg = 8*DCLK比率 Coverhead = 5*Caccess
16ビット
Cflash = Caccess/2 Ccfg = DCLK比率 Coverhead = 3*Caccess
Cflash = Caccess/2 Ccfg = 8*DCLK比率 Coverhead = 3*Caccess
圧縮および/または 暗号化された
8ビット
Cflash = Caccess Ccfg = 4*DCLK比率 Coverhead = 5*Caccess
Cflash = Caccess Ccfg = 8*DCLK比率 Coverhead = 5*Caccess
16ビット
Cflash = Caccess/2 Ccfg = 4*DCLK比率 Coverhead = 3*Caccess
Cflash = Caccess/2 Ccfg = 8*DCLK比率 Coverhead = 3*Caccess
Burst Mode
ノーマル
4ビット
Cflash = 4 Ccfg = DCLK比率 Coverhead = 48
Cflash = 4
Ccfg = 8*DCLK比率 Coverhead = 48
8ビット
Cflash = 2 Ccfg = DCLK比率 Coverhead = 22*Caccess + 8
Cflash = 2
Ccfg = 8*DCLK比率 Coverhead = 22*Caccess + 8
16ビット
Cflash = 1 Ccfg = DCLK比率 Coverhead = 20*Caccess + 8
Cflash = 1
Ccfg = 8*DCLK比率 Coverhead = 20*Caccess + 8
圧縮および/または 暗号化された
4ビット
Cflash = 4
Ccfg = 4*DCLK比率 Coverhead = 48
Cflash = 4
Ccfg = 8*DCLK比率 Coverhead = 48
8ビット
Cflash = 2
Ccfg = 4*DCLK比率 Coverhead = 22*Caccess + 8
Cflash = 2
Ccfg = 8*DCLK比率 Coverhead = 22*Caccess + 8
16ビット
Cflash = 1
Ccfg = 4*DCLK比率 Coverhead = 20*Caccess + 8
Cflash = 1
Ccfg = 8*DCLK比率 Coverhead = 20*Caccess + 8 表 15. PFL メガファンクションのための FPP および PS モードの方程式 ( その ２ )
フラッシュ・
アクセス・
モード
コンフィギュレー ション・データ・
オプション
フラッ シュ・
データ幅
DCLK 比率 =1、2、4、または 8(1) FPP モード PS モード
以下は、ノーマル・モード、ページ・モード、およびバースト・モードのコンフィ ギュレーション時間の計算例です。
1 以下の方程式中の100 MHzのコア・クロック速度は、コンフィギュレーション時間例 のためにだけに代入しています。実際のクロックへの推奨値ではありません。
■ ノーマル・モードでのコンフィギュレーション時間の計算例：
EP2S15のための.rbfサイズ= 577Kバイト= 590,848バイト コンフィギュレーション・モード=圧縮または暗号化なしのFPP フラッシュ・アクセス・モード=ノーマル・モード
フラッシュ・データ・バス幅= 16ビット フラッシュアクセス時間= 100 ns
PFL入力クロック= 100MHz
■ ノーマル・モードおよびバースト・モードの場合：
Caccess = Taccess*Fclk+1
クロック・サイクルの合計（HighにアサートされたnRESETから、データ・クロック・アウトのNバイトへ）
= Coverhead + max(Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/PFL入力クロック
■ ページモードの場合：
Caccess =[(Taccess*Fclk+1) + (Tpage_access*Fclk*15)]/16
クロック・サイクルの合計（HighにアサートされたnRESETから、データ・クロック・アウトのNバイトへ）
= Coverhead + max(Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/PFL入力クロック
■ FPP（×8）の場合
クロック・サイクルの合計（HighにアサートされたnRESETから、データ・クロック・アウトのNバイトへ）
Cflash値は同一です。
■ FPP（×16）の場合
クロック・サイクルの合計（HighにアサートされたnRESETから、データ・クロック・アウトのNワードへ）
Cflash = Cflash × 2 (FPP ×8の場合の Cflash ×2)
■ FPP（×32）の場合
クロック・サイクルの合計（HighにアサートされたnRESETから、データ・クロック・アウトのNダブルへ）
Cflash = Cflash × 4 (FPP ×8の場合の Cflash ×4 ) 表 15：注
(1) 入力クロックとDCLK出力クロック間の比率です。詳しくは、39ページの表 13を参照してください。
(2) Spansionページ・モードは、Quartus IIソフトウェアバージョン8.0以降でのみサポートしています。
表 15. PFL メガファンクションのための FPP および PS モードの方程式 ( その ３ ) フラッシュ・
アクセス・
モード
コンフィギュレー ション・データ・
オプション
フラッ シュ・
データ幅
DCLK 比率 =1、2、4、または 8(1) FPP モード PS モード
この計算では、次の式を使用します。
Caccess = Taccess*Fclk+1
ノーマル・モードのCflash= Caccess / 2 Ccfg = 2.5
Coverhead = 3*Caccess
クロック・サイクルの合計= Coverhead + max (Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/ PFL入力クロック 以下の式に、これらの値を代入します。
Caccess = (100ns * 100MHz) + 1 = 11
Cflash = 11/ 2 = 5.5 Ccfg = 2.5
Coverhead = 3*11 = 33
クロック・サイクルの合計= 33 + 5.5 * 590848 = 3249697
100MHzでのコンフィギュレーション時間の合計=3249697/ 100 × 106 = 32.5ms
■ ページ・モードでのコンフィギュレーション時間の計算例：
EP2S15のための.rbfサイズ= 577 Kバイト= 590,848バイト コンフィギュレーション・モード=圧縮または暗号化なしのFPP フラッシュ・アクセス・モード=ページ・モード
フラッシュ・データ・バス幅= 16ビット フラッシュアクセス時間= 100 ns
PFL入力クロック= 100MHz DCLK比率= 2
この計算では、次の式を使用します。
T page_access = 30 ns
Caccess = [(Taccess*Fclk+1) + (Tpage_access*Fclk*15)]/16 ページ・モードのCflash= Caccess / 2 Ccfg = 2.5
Coverhead = 3* Caccess
クロック・サイクルの合計= Coverhead + max (Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/ PFL入力クロック 以下の式に、これらの値を代入します。
Caccess = [((100ns * 100 MHz) + 1) + (30ns*100 MHz*15)]/16 = 3.5
ページ・モードのCflash= 3.5/ 2 = 1.75 = 2 Ccfg = 2.5
Coverhead = 3*3.5 = 10.5
クロック・サイクルの合計=10.5 + 2.5*590848 = 1477130.5
100MHzでのコンフィギュレーション時間の合計=1477130.5 / 100 × 106 = 14.77 ms
■ バースト・モードでのコンフィギュレーション時間の計算例：
EP2S15のための.rbfサイズ= 577Kバイト= 590,848バイト コンフィギュレーション・モード=圧縮または暗号化なしのFPP フラッシュ・アクセス・モード=バースト・モード
フラッシュ・データ・バス幅= 16ビット フラッシュアクセス時間= 100 ns
PFL入力クロック= 100MHz DCLK比率= 2
この計算では、次の式を使用します。
Caccess = Taccess*Fclk+1
バースト・モードのCflash= 1 Ccfg = 2
Coverhead = 20* Caccess + 8
クロック・サイクルの合計= Coverhead + max (Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/ PFL入力クロック 以下の式に、これらの値を代入します。
Caccess = (100ns * 100 MHz) + 1 = 11
Cflash = 1 Ccfg = 2
Coverhead = (20*11)+8 = 228
クロック・サイクルの合計= 228 + 2 * 590848 = 1181924
100MHzでのコンフィギュレーション時間の合計=1181924 / 100 × 106 = 11.82 ms 以下は、単一のまたはカスケード接続されたQSPIフラッシュのコンフィギュ レーション時間の計算例です。
■ 単一のQSPIフラッシュ：
EP2S15のための.rbfサイズ= 577Kバイト= 590,848バイト コンフィギュレーション・モード=圧縮または暗号化なしのFPP フラッシュ・アクセス・モード=バースト・モード
フラッシュデータバス幅は= 4ビット（1つのみのQSPIフラッシュを使用）
フラッシュアクセス時間= 100 ns PFL入力クロック= 100MHz DCLK比率= 2
この計算では、次の式を使用します。
Cflash = 4 Ccfg = 2 Coverhead = 48
クロック・サイクルの合計= Coverhead + max (Cflash, Ccfg)*N
コンフィギュレーション時間の合計=クロック・サイクルの合計/PFL入力クロック 以下の式に、これらの値を代入します。
Cflash = 4
■ カスケード接続された4つのQSPIフラッシュ：
EP2S15のための.rbfサイズ= 577Kバイト= 590,848バイト コンフィギュレーション・モード=圧縮または暗号化なしのFPP フラッシュ・アクセス・モード=バースト・モード
フラッシュ・データ・バス幅= 16ビット（4つのQSPIフラッシュの合計バス幅）
フラッシュアクセス時間= 100 ns PFL入力クロック= 100MHz DCLK比率= 2
カスケード接続された４つのQSPIフラッシュのコンフィギュレーション時間 計算は、16ビットのフラッシュ・データ幅のCFIフラッシュのコンフィギュ レーション時間計算と同一です。