デバイス特性

図 5.2 は 12 n m-埋 め 込 み お よ び 非 埋 め 込 み Ti N-S/ D の 縦 方 向 電 流 密 度 － 電 圧

（J-V）特 性 を 示 す 。測 定 温 度 は 室 温 で あ る 。埋 め 込 み お よ び 非 埋 め 込 み S/ D 構 造 の コ ン タ ク ト は 、 そ れ ぞ れ 0.535 お よ び 0.543 eV の ΦB Pと 1.04 お よ び 1.05 の 理 想 係 数（n）を 示 し た 。こ れ ら の 結 果 か ら 、S/ D の 埋 め 込 み に よ る コ ン タ ク ト 特 性 の 劣 化 は な い こ と を 確 認 し た 。 図 5.3 に Al / Si O2/ GeO2/ Ge 構 造 を 有 す る MOSCAP の 容 量 － 電 圧 （C-V） 特 性 を 示 す 。 こ の MOSCAP は 、n -MOSFET の 作 製 と 同 時 に 同 一 基 板 上 に 作 製 さ れ た も の で あ る 。10 お よ び 100 kH z の 測 定 周 波 数（fS）に 於 け る 蓄 積 容 量（CA C）は ほ ぼ 同 じ で 、40 n m の 等 価 容 量 膜 厚（CETA C） に 一 致 す る 8.7×10^{- 8} F/ cm²の CA Cが 得 ら れ た 。一 方 で 、n -MO SFET の ゲ ー ト － チ ャ ネ ル 容 量 か ら 算 出 し た 反 転 時 の MOS 容 量（CO X）は 8.2×10^{- 8} F/ cm²と 得 ら れ 、 対 応 す る 等 価 容 量 膜 厚 （CETO X） は 42 nm と な っ た 。CETA Cと CETO Xの 差 は 小 さ く 、ま た 電 界 効 果 移 動 度（μe）の 計 算 に は 一 般 的 に CETO Xが 用 い ら れ る た め 、

89

本 研 究 で 用 い た EOT は CETO Xか ら 得 た 値 を 使 っ た 。

図 5.4（a） に 、12 nm-埋 め 込 み S/ D 型 n -M OSFET の ド レ イ ン 電 流 － ド レ イ ン 電 圧（ID-VD）特 性 を 示 す 。こ こ で 、し き い 値 電 圧（VT H）は ID/gm

1 / 2-ゲ ー ト 電 圧

（VG）プ ロ ッ ト の x 軸 と の 切 片 よ り 算 出 し た 。gmは 相 互 コ ン ダ ク タ ン ス で 、VT H

は 0.50 V と 得 ら れ た 。チ ャ ネ ル 長（L）お よ び チ ャ ネ ル 幅（W）は そ れ ぞ れ 100 お よ び 390 m で あ る 。 チ ャ ネ ル 伝 導 は VGに よ っ て 良 く 制 御 さ れ て お り 、 埋 め 込 み Ti N/ Ge コ ン タ ク ト が S/ D と し て 機 能 し て い る こ と が 分 か る 。5.3節 で 詳 し く 述 べ る が 、H2O2エ ッ チ ン グ し た 部 分 の 側 壁 に a-ILが 形 成 さ れ て い な い 場 合 、 デ バ イ ス は 動 作 し な い 。従 っ て 、こ の 結 果 は 埋 め 込 み S/ D の 側 壁 に も a-IL が 形 成 さ れ た こ と を 示 唆 し て い る 。図 5.4（b）は 埋 め 込 み S/ D型 n-MO SFETの VD=0.03、

0.1 お よ び 1 V に 於 け る ソ ー ス 電 流 － ゲ ー ト 電 圧 （IS-VG） 特 性 と ド レ イ ン 電 流

－ ゲ ー ト 電 圧 （ID-VG） 特 性 を 示 す 。VD=0.1 お よ び 1 V に 於 け る IDの オ ン オ フ 比 は そ れ ぞ れ~10 お よ び~40 で あ っ た 。 こ れ ら の 低 い オ ン オ フ 比 は 、 ド レ イ ン と 基 板 間 に 大 き な リ ー ク 電 流 （ 基 板 電 流 ） が 存 在 す る こ と を 意 味 し て い る 。 実 際 に 、VD=0.1 V に 於 け る IDの オ フ 状 態 リ ー ク 電 流 か ら 求 め た ΦB Pは 0.53 eV で あ り 、こ れ は 図 5.2 の 結 果 と 一 致 す る 。つ ま り 、ド レ イ ン の Ti N/ Ge コ ン タ ク ト は 、そ の 障 壁 高 さ に 対 応 し た 逆 方 向 電 流 と な っ て い る こ と が 分 か る 。n -MOSFET の 大 き な 基 板 電 流 の 原 因 は 、ド レ イ ン 領 域 の 面 積 が 広 い（150×390 m²）こ と が 原 因 で あ る 。こ の 課 題 は 、バ ル ク Ge の 代 わ り に 、薄 膜 Ge 結 晶 が 絶 縁 膜 を 介 し て 支 持 基 板 上 に 形 成 さ れ た Ge -On -Insul at or（GO I） 上 に よ り 小 さ な サ イ ズ の デ バ イ ス を 作 製 す る こ と で 、 大 幅 に 改 善 さ れ る と 考 え ら れ る 。VD=0.03 V に 於 け る ISの サ ブ ス レ ッ シ ョ ル ド ス ロ ー プ（SS: Subt hreshol d sl ope）は 308 mV / dec で 、 こ の 値 か ら 算 出 し た 界 面 準 位 密 度（Di t）は 1.5×10^{1 2} c m^{- 1}eV^{- 1}で あ っ た 。V_D=0.03 V の デ ー タ か ら 、 式 （3.7） を 用 い て μeを 算 出 し た[ 9]。 こ こ で 、CO Xは 8.2×10^{- 8} F/ cm²で あ る 。 図 5.5（a） お よ び （b） は そ れ ぞ れ 埋 め 込 み S/ D 型 お よ び 非 埋 め

90

図 5.2 12 nm-埋 め 込 み お よ び 非 埋 め 込 み S/ D コ ン タ ク ト の 縦 方 向 J-V 特 性.

図 5.3 厚 い EOT を 有 す る Al / Si O2/ GeO2/ p -Ge -MOSC AP の C-V 特 性. 込 み S/ D 型 n -MOSFE T に 於 け る μeの VG依 存 性 を 示 す 。こ こ で は 、L=40、60 お よ び 100 m の デ ー タ を 示 し て い る 。 埋 め 込 み S/ D 型 n -MOS FET の 3 つ の デ ー タ プ ロ ッ ト は 互 い に 一 致 し て い る 。し か し 、非 埋 め 込 み S/ D型 n -MOSF ET で は 、 L の 減 少 に 伴 い μeが 低 下 し て い る 。こ れ ら の 特 性 は 、非 埋 め 込 み S/ D の RPに 起 因 し て い る 。 ピ ー ク μeは~200 cm²/ V s と 得 ら れ 、 こ れ は 山 本 等 の 報 告 と 一 致 し て い る[ 6]。

-0.5 0.0 0.5 1.0

10

^-4

10

^-3

10

^-2

10

^-1

10

⁰

10

¹

10

²

_BN = 0.535 eV, n = 1.04 _BN = 0.543 eV, n = 1.05

unembedded S/D embedded S/D

Current density J [ A/cm

2

]

Voltage V [V]

-6 -4 -2 0 2 4

0 10 20 30 40 50 60 70 80 90 100

Al/SiO₂/GeO₂/p-Ge gate stack CET_AC = 40 nm Capacitance C [nF/cm2 ]

Voltage V [V]

1 MHz 100 kHz 10 kHz

91

図 5.4 12 n m-埋 め 込 み S/ D 型 n -MOSFET の （a）ID-VDお よ び （b）ID、IS-VG特 性.

図 5.5 （a）12 nm-埋 め 込 み お よ び （b） 非 埋 め 込 み S/ D 型 n -MOSFETμe-VG特 性.

0 1 2 3

0.0 0.1 0.2

0.3 (a)

V_G - V_TH = 1.5 V V_G - V_TH = 3.0 V V_G - V_TH = 4.5 V

Drain voltage V

_D

[V]

Drain current I

D

[mA]

V_TH = +0.50 V L/W = 100/390 m EOT = 42 nm

-1 0 1 2 3 4 5 0

50 100 150 200 250 300

(a)

Field eff ect m ob ility 

e[

cm

2

/Vs

]

L = 100 m L = 60 m

L = 40 m

embedded S/D W = 390 m V

_D

= 30 mV

-1 0 1 2 3 4 5

(b)

Gate voltage V

G

[V]

unembedded S/D W = 390 m

V

_D

= 30 mV

-2 0 2 4 6 8 10

10

^-8

10

^-7

10

^-6

10

^-5

10

^-4

10

^-3

I

_S

I

_D

(b)

V

_D

= 1 V V

_D

= 0.1 V

I

S

, I

D

[A] ^V

D

= 0.03 V

Gate voltage V

_G

[V]

92

図 5.6 （a）12 nm-埋 め 込 み お よ び （b） 非 埋 め 込 み S/ D 型 n -MOSFET の RT-L プ ロ ッ ト.

S/ D の 埋 め 込 み 構 造 の 違 い に よ る RPを 定 量 的 に 評 価 す る た め 、3.4.3 節 と 同 様 の 手 順 を 用 い て デ バ イ ス の 総 抵 抗 － チ ャ ネ ル 長（RT-L）プ ロ ッ ト を 作 成 し た 。 こ こ で 、RTは VG-VT H=4、5、6 V に 於 け る IS/VDか ら 算 出 し た 。 ま た 、VDは 0.03 V で あ る 。 埋 め 込 み S/ D 型 お よ び 非 埋 め 込 み S/ D 型 n -MOSFE T の RT と L の 関 係 を 図 5.6（a） お よ び （b） に そ れ ぞ れ 示 す 。 図 5.6 か ら 、 埋 め 込 み の 有 無 に か か わ ら ず 、S/ D の 横 方 向 へ の 拡 が り は ほ ぼ ゼ ロ で あ っ た 。 ま た 、 埋 め 込 み お よ び 非 埋 め 込 み S/ D 型 n -MOSFET の RPは 、 そ れ ぞ れ~130 お よ び~1400 Ω で あ っ た 。こ の 結 果 か ら 、Ti N -S/ D 型 n -M OSFET に 埋 め 込 み 構 造 を 適 用 す る こ と で 、1 桁 以 上 の 大 幅 な RPの 低 減 が で き る こ と が 分 か っ た 。130 Ω の RPは 、3 章 で 述 べ た Pt Ge -S/ D 型 p -M O SFET の RP（~50 Ω）に 匹 敵 す る も の で あ る が 、そ の 値 は 幾 分 か 大 き い 。こ れ は Ti N/ Ge と Pt Ge/ Ge コ ン タ ク ト の 障 壁 高 さ の 違 い に よ る も の と 推 測 さ れ る 。Pt Ge/ Ge コ ン タ ク ト の ΦB Nは 0.64 eV で あ る が[7]、Ti N/ Ge コ ン タ ク ト の ΦB Pは 、図 5.2 に 示 す 様 に 、0.54 eV で あ る 。従 っ て 、Pt Ge -S/ D の 場 合 に は 正 孔 注 入 障 壁 が ほ ぼ ゼ ロ で あ る 。一 方 、Ti N-S/ D の 場 合 に は~0.1 eV の 電 子 注 入 障 壁 が 存 在 し て お り 、 こ の 差 が RPと し て 表 れ た と 考 え ら れ る 。

0 20 40 60 80100 0

1 2 3 4 5

(a)

To tal r esista nce R

T

[ k  ]

V_G - V_TH = 4 V V_G - V_TH = 5 V V_G - V_TH = 6 V

embedded S/D

0 20 40 60 80100

(b)

V_G - V_TH = 4 V V_G - V_TH = 5 V V_G - V_TH = 6 V

Channel length L [ m ]

unembedded S/D

93

図 5.7 試 料 の 作 製 手 順.

5.3 薄 い EOT を 有 す る 12 nm-埋 め 込 み S/D 型 Ge n-MOSFET の

ドキュメント内 九州大学学術情報リポジトリ Kyushu University Institutional Repository メタル ソース / ドレイン型 Ge-CMOS のためのデバイス化技術に関する研究 永冨, 雄太 出版情報 : 九州大学 (ページ 94-99)