第 9 章 8 ビットタイマカウンタ(TC3, TC4)
11.9 ステータスフラグ
11.9.1 パリティエラー
受信データのデータビットから計算したパリティが、受信されたパリティビットと異なっていると きパリティエラーフラグ
UARTSR<PERR>
が“1
”にセットされます。UARTSR
を読み出した後、RDBUF
を読み出すとUARTSR<PERR>は“0”にクリアされます。
Stop
pxxxx0* 1pxxxx0 xxxx0**
RXD端子
UARTSR<PERR>
INTRXD割り込み
UARTSRのリード後
RDBUFのリードでクリア
図 11-5 パリティエラーの発生
11.9.2 フレーミングエラー
受信データの
STOP
ビットとして“0”
がサンプリングされたときフレーミングエラーフラグUARTSR<FERR>が“ 1”にセットされます。 UARTSR
を読み出した後、RDBUF を読み出すとUARTSR<FERR>は“0”にクリアされます。
Stop
xxxx0* 0xxxx0
xxx0**
RXD端子
UARTSR<FERR>
INTRXD割り込み
UARTSRのリード後
RDBUFのリードでクリア
図 11-6 フレーミングエラーの発生
11.9.3 オーバランエラー
RDBUF
に読み出していないデータが格納されている状態で、次のデータの受信が全ビット終了するとオーバランエラーフラグ
UARTSR<OERR>が“1”にセットされます。この場合、受信データは
破棄され受信データバッファ内のデータは影響を受けません。UARTSR
を読み出した後、RDBUF
を 読み出すとUARTSR<OERR>
は“0
”にクリアされます。TMP86FH47BUG
第11
章 非同期型シリアルインターフェース(UART )11.9
ステータスフラグPage 130
Stop
xxxx0* 1xxxx0
yyyy xxx0**
RXD端子
UARTSR<OERR>
INTRXD割り込み
UARTSRのリード後
RDBUFのリードでクリア
RDBUF UARTSR<RBFL>
図 11-7 オーバランエラーの発生
注) オーバランエラーフラグ
UARTSR<OERR>がクリアされるまで、受信動作は停止します。
11.9.4 受信バッファフル
受信データを
RDBUF
に取り込むとUARTSR<RBFL>
が“1
”にセットされます。UARTSR
を読み 出した後、RDBUF
からデータを読み出すとUARTSR<RBFL>
は“0
”にクリアされます。Stop
xxxx0* 1xxxx0
xxxx yyyy
xxx0**
RXD端子
UARTSR<RBFL>
INTRXD割り込み
RDBUF
UARTSRのリード後
RDBUFのリードでクリア
図 11-8 受信バッファフルの発生
注) 上記、UARTSR の読み出しから
RDBUF を読み出す間にオーバランエラーフラグ UARTSR<OERR>がセ
ットされた場合、RDBUF読み出しだけではエラーフラグがクリアされません。再度UARTSR
を読み込 み、エラーの確認を行ってください。11.9.5 送信バッファエンプティ
TDBUF
にデータが存在しないとき、つまりTDBUF
のデータが送信シフトレジスタに転送され送信が開始されるとき
UARTSR<TBEP>が“1”にセットされます。UARTSR
を読み出した後、TDBUF にデータを書き込むとUARTSR<TBEP>
は“0
”にクリアされます。xxxx yyyy zzzz
Start Bit 0 Bit Stop
1xxxx0
*****1 *1xxxx ****1x *****1 1yyyy0
TDBUF
TXD端子
UARTSR<TBEP>
INTTXD割り込み
UARTSRのリード後
TDBUFのライトでクリア
図 11-9 送信バッファエンプティの発生
11.9.6 送信終了フラグ
送 信 が 終 了 し 、
TDBUF
内 に 待 機 中 の デ ー タ が な い と き(UARTSR<TBEP>=“1
” の と き)
UARTSR<TEND>が“1”にセットされます。TDBUF
にデータを書き込んだ後、送信が開始されるとUARTSR<TEND>は“0”にクリアされます。
*1yyyy
***1xx ****1x *****1
Stop Start
1yyyy0
Bit 0 TXD端子
UARTSR<TBEP>
UARTSR<TEND>
INTTXD割り込み
TDBUFへデータライト
図 11-10 送信終了フラグと送信バッファエンプティの発生
TMP86FH47BUG
第11
章 非同期型シリアルインターフェース(UART )11.9
ステータスフラグPage 132
第 12 章 10 ビット AD コンバータ(ADC)
TMP86FH47BUG
は、10
ビット分解能の逐次比較方式AD
コンバータを内蔵しています。12.1 構成
10
ビットAD
コンバータの回路構成を図12-1
に示します。制御レジスタ
ADCCR1, ADCCR2,
変換値レジスタADCDR1, ADCDR2
とDA
コンバータ、サンプルホ ールド回路、コンパレータ、逐次比較回路などで構成されています。2 4
10
AINDS 8
ADRS
R/2 R R/2
AMD IREFON ACK
ADᄌ឵୯ࠫࠬ࠲1,2 ADࠦࡦࡃ࠲ᓮࠫࠬ࠲1,2
ADBF EOCF
INTADC SAIN
n ㅙᰴᄌ឵࿁〝
ADCCR2 ADCDR1 ADCDR2
ADCCR1
ࠨࡦࡊ࡞
ࡎ࡞࠼࿁〝
A
S EN ࠪࡈ࠻
ࠢࡠ࠶ࠢ
DAࠦࡦࡃ࠲
ജࠢ࠲
Y
ࡈࠔࡦࠬ
㔚
ࠕ࠽ࡠࠣ
ࠦࡦࡄ࠲
3 2
ࠦࡦ࠻ࡠ࡞࿁〝
VAREF AVSS AVDD
AIN0
AIN7
注)