• 検索結果がありません。

ゲートバイアス On 時の電子捕獲シミュレーション

第 3 章 正孔電子対消滅シミュレーションによる界面欠陥解析 〜 CMOS イメージ

3.3 ゲートバイアス On 時の電子捕獲シミュレーション

図 3.2: Readトランジスタ シミュレーション構造

まず最初にPhotoDiode (PD)からの電子転送のためRead トランジスタをOnした際 に電子が絶縁膜中に捕獲される様子を解析するため、ゲートバイアスOn時の振る舞いに

表 3.1: 捕獲電子数のゲートバイアス依存性 Onバイアス印加後500nsec (Vfd = 3.6 V)

ついてシミュレーションを実施した。 図3.2にシミュレーションで用いた構造を図示す る。Readトランジスタは複雑な構造をしているためここでは簡易的に2次元構造として シミュレーションを実施した。デバイスサイズはL=0.5um,W=1um,Tox=7nmとした。計 算収束性のためPD部と電子転送後の電荷をためるFD部には外部から電圧を与えた。ト ラップサイト密度は仮に界面1nm程度に面密度4×1010cm2eV1程度の欠陥が存在する として、体積密度として4×1017cm3eV1とした。トラップサイトのエネルギー準位分布 はSi mid gapを0として-1.2eV〜1.2eVの間に一様ランダムに配置。空間的にはSi/SiO2 界面から0nm〜4nmの範囲に一様ランダムに配置した。上記シミュレーション構造を用 いてゲートバイアス依存性を調査した。PDバイアスおよびFDバイアスはそれぞれ0V, 3.6Vとした。ゲートバイアスは初期をOff状態として-1.1Vを印加しその後100nsecで立 ち上げ3.0Vから4.0Vの範囲のOnバイアスを印加する。500nsec印加続けたのちに捕獲 された電子数を計算した。

図 3.3: 電子捕獲状態のゲートバイアス依存性Onバイアス印加後500nsec (Vfd=3.6V) 

横軸SiO2/Si界面からのトラップサイト距離、縦軸:トラップサイトエネルギー準位(0

がSi基板mid gapとする。)

表3.1に捕獲された電子数を示す。およそFDと同程度のバイアス(3.6V)から電子捕獲 がおきている。図3.3にOff時のトラップサイトの電子捕獲状態ならびにOnバイアス印

加後500nsec経過時の電子捕獲状態を図示する。ゲートバイアス(Vg)が低いときは電子

捕獲が起きず、Vgが大きくなると電子が捕獲されている様子が見て取れ、ゲートバイア スが高くなるに従い光量が低下する黒沈み現象を良く説明することが出来ている。この際 に捕獲される電子はSi/SiO2界面1nm程度の領域のみであり、界面極近傍の欠陥のみが 黒沈みに寄与していることを示している。また-0.6eV以下の深い準位のトラップサイトは ゲートOff、On前後で電子捕獲状態が変わらず、いずれも捕獲状態であるため、黒沈み には寄与していないことも見て取れる。これはゲートOff時の蓄積状態におけるフェルミ エネルギーはSiの価電子帯近傍(-0.5eV程度)にあり、およそそのフェルミエネルギー境 にしてトラップサイトの占拠状態の平衡状態が決まっているためである。

0 10 20 30 40 50 60 70 80 90

0 1 2 3 4 5

Vg [V]

Vfd=2.8V Vfd=3.6V

図 3.4: Onバイアス印加後500nsecの電子捕獲数のゲートバイアス変化、FDバイアス

依存。

続いてFDバイアス依存性を調査した。FDバイアス(Vfd)を2.8Vと3.6Vとしたとき の捕獲電子数を同様に求めた。図3.4にその結果を示す。Vfdを2.8Vに下げた場合、電子 捕獲が起こるゲートバイアスがシフトするのみで他の振る舞いはVfd=3.6V時と変化がな いことが見て取れる。いずれの場合もVgVfdとなるあたりから電子捕獲が起こってい ることが分かる。

ここで電子捕獲機構の考察のため、各Vgでの電子密度分布を図3.5に示す。Vg <Vfd 時には反転層が形成されておらず、Vg > Vfdでは反転層が形成されている。またいずれ の場合もPDからの電子流入の影響はほとんど見られない。以上のことから、ゲートバイ アスOn時の電子捕獲はPDからの電子流入ではなく、FDから流入した電子により起き ていることが分かる。CISの読み出し動作では、電子数のカウントはFD部の電圧をモニ ターするのみなので、FDからの電子が捕獲されてしまった場合もFD電圧は変動し、結 果的に読み出し電子数は減少するために黒沈み状態となってしまう。但し、ここで注意す べきはFD電圧の読み出しまでには、ゲートOff後に数100nsecかかるということである。

この間に電子が放出され再びFD部に戻った場合、読み出し電子数の増減には寄与しない こととなる。そこでゲートOff後の振る舞いについてさらに詳細な検討を行った。

図 3.5: 電子密度分布 (Vfd=3.6V、左図 Vg=3.0V、右図 Vg=3.6V)

3.4 ゲートバイアス Off 後の正孔対消滅を考慮したシミュレー