[PDF] Top 20 J152 e IEICE 2010 6 最近の更新履歴 Hideo Fujiwara J152 e IEICE 2010 6
Has 10000 "J152 e IEICE 2010 6 最近の更新履歴 Hideo Fujiwara J152 e IEICE 2010 6" found on our website. Below are the top 20 most common "J152 e IEICE 2010 6 最近の更新履歴 Hideo Fujiwara J152 e IEICE 2010 6".
J152 e IEICE 2010 6 最近の更新履歴 Hideo Fujiwara J152 e IEICE 2010 6
... Fig. 6 (a) Single-core bypass path by IEEE 1500 wrapper. (b) Multi-core bypass path by IEEE 1500 wrapper. of making cores transparent as well as the cost of additional interconnect area simultaneously during ... 完全なドキュメントを参照
11
J72 j IEICE 1999 2 最近の更新履歴 Hideo Fujiwara J72 j IEICE 1999 2
... [8] のモデルでは ,ハンド オフ時に 動的通信チャネルが 消失し た場合,その FIFO キュー 内の メッセージは 紛失するとし ている.し かし 本論文 では ,簡単のために ,静的,動的にかかわらずすべて の通信チャネルに 入力され た メッセージは 有限時間内 に出力され ... 完全なドキュメントを参照
11
J89 j IEICE 2001 2 最近の更新履歴 Hideo Fujiwara J89 j IEICE 2001 2
... .こ の 場 合 ,ク ラ ス タ ヘッド 数は 小さく抑えられ るが クラスタヘッド 変更数 は 大きくなってし まう.クラスタヘッド 変更数を小さ くする手法として, LCC ( Least Cluster Change )法 が 提案され ている [5] . LCC 法では ,トポ ロジ ーが 変 化し た場合に ,支配性,または 独立性が 成り立たない ... 完全なドキュメントを参照
9
J90 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J90 j IEICE 2001 5
... 上にある e 1 の直後のレジスタを r とす る. r の出力ポートを z ′ とし, r の直後の回路要素の 伝搬入力を x ′ とする.また, TM の二つの入力ポー トを x 及び y とし,出力ポートを z とする.このと き, TM を付加する場所について考える. TM を外部 ... 完全なドキュメントを参照
12
J91 j IEICE 2001 5 最近の更新履歴 Hideo Fujiwara J91 j IEICE 2001 5
... 昭 44 阪大・工・電子卒.昭 46 同大大 学院博士後期課程了.阪大工学部助手,明 治大理工学部教授を経て,現在,奈良先端 科学技 術大学院大学情報科 学研究科教授. 昭 56 ウォータールー大客員助教授.昭 59 マッギル大客員準教授.論理設計,高信頼 設 計 ,設 計 自 動化 ,テ ス ト容 易 化 設計 ,テ ス ト生 成 ,並 列処 理,計算複雑度に関する研[r] ... 完全なドキュメントを参照
8
J88 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J88 j IEICE 2001 1
... 4. 2. 1 制御経路の決定と DFT 要素付加 各組合せ回路要素に対し,最小の付加ハードウェア で実現できる制御経路( 2 入力組合せ回路要素の場合 は,互いに共通部分をもたない二つの制御経路)を決 定し, DFT 要素(マルチプレクサ,スルー機能)を付 加する.制御経路を求める組合せ回路要素は,一つず つ処理していくが,先の処理で付加した DFT 要素は ... 完全なドキュメントを参照
9
J93 j IEICE 2002 2 最近の更新履歴 Hideo Fujiwara J93 j IEICE 2002 2
... SoC の実動作速度での連 続し たテ スト 系列の 印加に 利用可能であ る. c の G J は 無閉路であるので ,条件 1 より, c の各入力端子に 対し て, SoC の外部入力から 一つ以上の単純経路が 存 在する.更に 条件 3 より,各コアは 一つの 形状が 選択 され , G J ... 完全なドキュメントを参照
11
J87 j IEICE 2001 1 最近の更新履歴 Hideo Fujiwara J87 j IEICE 2001 1
... 通常のプ ロト コルでは ,プ ロト コル 実行開始時の分 散シ ステムの大域状況が ,あらかじ め決められた初期 状況であると仮定する.つまり,各プ ロセスは, あらか じ め決められた初期状態から実行を開始する.これに 対し ,自己安定プ ロトコル( self-stabilizing protocol ) は ,プ ロト コル 実行開始時の分散シ ステムの大域状況 ... 完全なドキュメントを参照
10
J106 j IEICE 2003 9 最近の更新履歴 Hideo Fujiwara J106 j IEICE 2003 9
... ISB-RISC に 対し , C ∗ (S) を 用いた テ スト 生成では , S に 比べ,より多くの故障が 検出可能となり,テスト 生成時間もそれぞ れ 約 1/10000 , 1/20 と 大幅に 短縮 した .また , C ∗ (S) で判定不可能となる故障も存在す るが , S と比べてより多くの故障が 検出可能または冗 長と 判定され た .すなわ ち,組合せ ATPG を用いて テスト ... 完全なドキュメントを参照
9
J130 j IEICE 2006 8 最近の更新履歴 Hideo Fujiwara J130 j IEICE 2006 8
... 本研究では,強可検査性に基づくテスト容易化設計 法と同様に,対象とする故障モデルを単一縮退故障と し,レジスタ転送レベルデータパスをテスト容易化設 計の対象とする.強可検査のテスト容易性を失うこと なく,面積オーバヘッドを更に削減するために,強可 検査性の性質を緩和した部分強可検査性を新たに導入 し,部分強可検査性に基づくデータパスのテスト容易 ... 完全なドキュメントを参照
11
J104 j IEICE 2003 7 最近の更新履歴 Hideo Fujiwara J104 j IEICE 2003 7
... .コント ローラ は 有限状態機械,デ ータパスは回路要素と回路要素を 接続する信号線で 記述され る.回路要素は , PI , PO , ラッチ,レジ スタ,マルチプレ クサ,演算モジ ュール , 観測モジ ュールに 分類され る.この うち,マルチプレ クサ,演算モジ ュール ,観測モジ ュールを組合せ回路 要素と呼ぶ.各回路要素は 端子をもち,それぞれデ ー タ端子,制御端子,観測端子に 分類され る.デ ータ端 子には ... 完全なドキュメントを参照
11
J76 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J76 j IEICE 1999 7
... ラン の生成を試みる.テ ストプ ランが 存在し ない場合には DFT とし て 外部入力から 直接値 を代入し たり,外部出力で 直接値を観測するためのマ ルチプレ クサ( テスト マルチプレ クサ )と配線を RTL デ ータパ ス上の適切な回路要素の前後に 挿入する.こ のよ うな 手法に よって 従来手法 [2] で 生じ る第 2 ... 完全なドキュメントを参照
9
J77 j IEICE 1999 7 最近の更新履歴 Hideo Fujiwara J77 j IEICE 1999 7
... T 2 を圧縮し たテスト 系列 T を生成することができる. また ,テ スト 系列 T 1 , T 2 に 示すよ うに ,テ スト 系 列において 0 又は 1 に値が 決定し ている箇所と X で ある箇所は ,すべてのテスト 系列について一定である. この 情報から 複数のテ スト 系列が 圧縮可能か 否かは , テ スト 系列中の値に 関係なく決定できる.よって,テ スト 系列が ... 完全なドキュメントを参照
10
J73 j IEICE 1999 4 最近の更新履歴 Hideo Fujiwara J73 j IEICE 1999 4
... それほど 考慮が 必要とされず,上記の並列計算モデ ル においても,通信コ ストの表現には 重点が おかれてい † 奈良先端科学技術大学院大学情報科学研究科 ,生駒市 Graduate School of Information Science Nara Institute of Science and Technology, 8916–5 Takayama, Ikoma-shi, 630– 0101 ... 完全なドキュメントを参照
10
J79 j IEICE 2000 2 最近の更新履歴 Hideo Fujiwara J79 j IEICE 2000 2
... ,もと の演算間の経路は共有し た演算器を通るループ となる. よって ,その演算間の経路上にあるいずれかの変数は ループ を切断するための スキャンレジ スタに 割り当て なければ なら ない .両立可能な 演算間の 経 路の 長さ , すなわちその経路上にある変数の数が 大きければ ,そ の うちいずれか ... 完全なドキュメントを参照
11
J82 j IEICE 2000 9 最近の更新履歴 Hideo Fujiwara J82 j IEICE 2000 9
... 井上 智生 ( 正員 ) 昭 63 明大・工・電子通信卒.平 2 同大 大学院博士前期課程了.同年松下電器産業 ( 株 )入 社.明治大大学院博士後期課程を 経て,平 5 奈良先端大情報科学研究科助手. 平 11 より広島市立大学情報科学部助教授. 松下電気電器産業( 株 )に おいて マイクロ プ ロセッサの研究開発に 従事.明治大,奈良先端大,広島市大 に おいて ,テスト 生成,並列処理,テスト 容易化設計に 関する ... 完全なドキュメントを参照
10
J78 j IEICE 2000 1 最近の更新履歴 Hideo Fujiwara J78 j IEICE 2000 1
... 増澤 利光 ( 正員 ) 昭 57 阪大・基礎工・情報卒.昭 62 同大 大学院博士後期課程了.同年同大情報処理 教育セン ター助手.同大基礎工助教授を経 て ,平 6 奈良先端科学技術大学院大学情報 科学研究科助教授,現在に 至る.平 5 コー ネル大客員準教授 ( 文部省在外研究員 ) .分 散アルゴ リズム,並列アルゴ リズム,テスト 容易化設計,テス ト 容易化高位合成に 関する研究に ... 完全なドキュメントを参照
11
J96 j IEICE 2002 6 最近の更新履歴 Hideo Fujiwara J96 j IEICE 2002 6
... BIST は , test per scan 方式と test per clock 方式 に分類できる. test per scan 方式では ,回路中の( 一 部の )レジ スタを スキャンレジ スタに 変更し ,スキャ ン 操作に より, TPG で 生成し たテ スト 系列を スキャ ンレジ スタにシフト インし ,スキャンレジ スタに 格納 された応答を RA にシフトアウト する. test per ... 完全なドキュメントを参照
11
J120 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J120 j IEICE 2005 6
... ログラムテンプレートとは,オペランドの値が未決定 のテストプログラムであり,テスト対象モジュールに 対し,テストパターンの正当化及びテスト応答の観測 を行う命令列からなる.この手法では,テンプレート に 対 し ,い く つ か の ラ ン ダ ム パ タ ー ン を オ ペ ラ ン ド に与えたシミュレーション結果から回帰解析により制 ... 完全なドキュメントを参照
9
J121 j IEICE 2005 6 最近の更新履歴 Hideo Fujiwara J121 j IEICE 2005 6
... NOT ゲートの出力にはファンアウトがないという回 図 1 ノンロバストテスト可能なパス遅延故障 Fig. 1 A non-robust testable path delay fault. 図 2 パスリーフ化変換(ステップ 1) Fig. 2 The first step of the path-leaf transformation. ... 完全なドキュメントを参照
8
関連した話題