• 検索結果がありません。

Twelve-Factor app アーキテクチャ

サーバレスアーキテクチャ概論

サーバレスアーキテクチャ概論

... 「 Why The Future Of Software And Apps Is Serverless 」 • 2014年 AWS Lambdaリリース • 2015年 日本語圏で広く知られるきっかけとなる記事 「 サーバーレスアーキテクチャという技術分野についての簡単な調査」 ...

37

SharePoint 2013 アーキテクチャ概要

SharePoint 2013 アーキテクチャ概要

... SharePoint Server 2013 で作成されるデータベース一覧 Performance Point Services DB 概要: 物理名: 一時的なオブジェクトや構成を格納 PerformancePoint Service Application_[GUID] Usage DB 概要: 物理名: 正常性データや利用状況データを 格納 WSS_Loggin[r] ...

58

.app Inside Mac OS X: System Overview

.app Inside Mac OS X: System Overview

... キテクチャにおける NSDocument などのクラスは、(AppleScript が想定している)標準ド キュメントスクリプティングクラスを直接実装しており、ドキュメントに適用されるスクリプ ティングコマンドの多くを自動的にサポートします。第二に、ドキュメントアーキテクチャは MVC 分離モデルを採用するアプリケーションデザインに対応して動作するようになってお ...

37

MIPSのマルチサイクル マイクロアーキテクチャ

MIPSのマルチサイクル マイクロアーキテクチャ

... `define BRANCH `SN'b1<<`BRANCH_B `define ADDIEX `SN'b1<<`ADDIEX_B `define ADDIWB `SN'b1<<`ADDIWB_B `define JUMP `SN'b1<<`JUMP_B …. reg [`SN-1:0] stat;[r] ...

55

計算機アーキテクチャ

計算機アーキテクチャ

... 分岐予測テーブル  2ビット予測器と テーブル を組み 合わせて予測率を高める方式  各分岐命令 ごとの履歴と すべて の分岐 の履歴を 組み合わせる アイデア  平均的な 成功率は 90% を超える 40.[r] ...

49

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... イムでのキャッシュによるオーバヘッドはありません。 物理的には、密結合メモリ・ポートは Nios II プロセッサ・コア上の独 立したマスタ・ポートで、命令またはデータ・マスタ・ポートに類似し ています。 Nios II コアは、ゼロ、1 つ、または複数の密結合メモリを持 つことができます。 Nios II アーキテクチャは、命令アクセスとデータ・ アクセスの両方に対して密結合メモリをサポートします。 各密結合メモ ...

24

ネットワーク アーキテクチャ

ネットワーク アーキテクチャ

... 資料:Plantec Associates大江社長 26 在庫圧縮 で建設コストダウン クライアントのオーダー 在庫50億の倉庫を作ってほしい 自社工場近辺に倉庫を建設 在庫を30億に減らして建設コストを40%削減 ITの活用による物流の改善で 欠品率を上げない小さな倉庫はできる 在庫30億の倉庫で建設コストダウン + 効率的 Supply-Chainの構築.. 資料:[r] ...

30

計算機アーキテクチャ

計算機アーキテクチャ

... 実際のハードウェア構成  3種類の基本的なハードウェアから成る  プロセッサ、メインメモリ、入出力装置  バス :データの通り道 第3回 計算機アーキテクチャ 11 プロセッサ メインメモリ 内部装置 インタフェース 外部 バス 内部 バス I/O ファイル 装置... Core i7の外見[r] ...

35

EXTRAVIEW のアーキテクチャ

EXTRAVIEW のアーキテクチャ

... Microsoft Windows へのインストール Solaris、UNIX、Linux へのインストール インストール・スクリプトが機能するために、sh または bash シェルを使用 してください。このマニュアルのすべてのスクリプトは、install.txt という名 前のファイルに含まれています。このファイルから自分のローカル・コンピ ュータにスクリプト・コ[r] ...

111

コンピュータアーキテクチャⅡ

コンピュータアーキテクチャⅡ

... 23 23 OpenMPハードウェア動作合成システム コード ジェネレータ OpenMP プログラム (動作記述) ハードウェ ア制約 SMP環境 (PCクラスタ) シミュレーション 並列動作 ハードウェア OpenMP コンパイラ トランスレータ マルチスレッド プログラム 並列動作HW 中間表現 アルゴリズム評価 ハードウェア合成 並列アルゴリズム 並列効果 回路規[r] ...

65

計算機アーキテクチャ

計算機アーキテクチャ

...  メモリ上に保存 されている  データは 32bit程度の長さで表される  命令の長さを 命令長 と呼ぶ  0/1の割り当てはアーキテクチャによって異なる  ハードウェアはこのデータを解釈し、実行している  (機械語の)プログラム ...

24

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

... スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されていない条件付き分岐 の先にある命令を実行し、最終的に元の命令ストリームの順序でその結果を出力する機能である。推 論による実行を可能にするために、P6 ファミリ・プロセッサのマイクロアーキテクチャでは、命令 のディスパッチや実行を結果のコミットメントから切り離している。プロセッサのアウト・オブ・ オーダー実行コア(out-of-order ...

418

ADO.NETのアーキテクチャ

ADO.NETのアーキテクチャ

... ■ ADO.NET のアーキテクチャ ■ 従来のデータ処理は、主に接続をベースとした 2 層モデルに基づいて居た。最近のデータ処理では、多 階層アーキテクチャが多用される様に成った為、プログラマは、非接続型アプローチへと切り替えて、 アプリケーションに、より優れたスケーラビリティを提供して居る。 ...

10

MIPSのマイクロアーキテクチャ

MIPSのマイクロアーキテクチャ

... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25%と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...

37

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

... SCIMAアーキテクチャと性能評価 - SCIMAアーキテクチャの概要 - 中村 宏 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター ...

19

セキュアVMの アーキテクチャ概要

セキュアVMの アーキテクチャ概要

... BitVisorの構成 ATAホストコントローラ (IDE) USBホストコントローラ (UHCI, EHCI) NIC (Intel Pro100など) ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...

26

アーキテクチャ

アーキテクチャ

... まとめ • ソフトウェアアーキテクチャ=ソフトウェアの論理的な構成 • システムアーキテクチャ=コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...

21

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...

34

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... このグラフは、キャッシュの原因を分類したもので、横軸にキャッシュ容量、縦 軸にミス率を取っています。1-way(ダイレクトマップ)、2-way…とウェイ数が増 えていくにつれ、競合ミスが減っていきます。ウェイ数を無限に増やしても減 らすことができない部分が容量ミスになります。初期化ミスは下のほうに見える 非常に細い筋です。下のグラフは上のグラフと同じデータですが、ミス率[r] ...

34

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... 12.. では、DRAMをまとめましょう。クロックの両エッジを使ったDDR-SDRAMは 、よりクロック周波数を高めて動作電圧を下げたDDR2に置き換わり、さらに DDR-3が現在もっとも良く使われます。これは800MHzの両エッジでデータの 転送を行います。さらにこの上の版であるDDR-4が登場しています。一方、 DRAMチップを三次元的に積層したHMC(Hybrid[r] ...

38

Show all 240 documents...

関連した話題