LTEをさらに高速化し
並列・高速化を実現するための 高速化サービスの概要と事例紹介
... ▌ 主な業務内容 科学技術計算（流体、構造解析。各種解析コードを用いた解析・開発 等） エンジニアリング系ソフトウェア開発（CAD、PDM 等） AI、IoT等 先端技術活用支援、開発 業務系システム基盤構築 ...
27
ハードウェア支援を用いた冗長なマーク処理の抑制によるGC高速化手法
... ジ内のオブジェクトがロードされた時，初めてそのオブジェクトを参照するポインタ を修正する．このように，NAP ではリードバリアによって移動元ページに対する読み 出しを検知することで，アプリケーションと並行動作可能なポインタの修正を実現し ている．なお GC-protect は，TLB を拡張し，OS が user-mode と ...
63
C言語におけるファイル入出力の高速化
... 性能測定プログラムには下記のプログラムを利用しました。配列 a は double 型でデータサイズは 8GB になります。この 8GB のデータを複数回に分けてファイル出力を行います。ここでは低水準入出力関数 を利用したプログラムを示します。 (性能測定プログラム) #include <stdio.h> #include ...
6
経営基盤を確立し、グループ社員がやりがいを実感できる阪神高速を目指して CSRレポート｜阪神高速道路株式会社
... 力を最大限に引き出すことが不可欠です。個の能力 を引き出すと同時に、能力を高めることも重要で、能 力の「高まり・広がり」を醸成する環境を整えなけれ ばなりません。能力の「高まり・広がり」を生み出すに あたっては、 「情熱・使命」が内側にあることが必要で す。さらに、そこに「好奇心・探求心」が掛け算となり、 ...
5
バッチ処理高速化ソリューションのご紹介
... １．システム開発を取り巻くＩＴ投資環境への考察（１／３） システム投資、特にハードウェアとソフトウェア（ミドルウェア）へのイニシャルコス ト／ランニングコストは、昨今の技術の進歩に比して低減されることなく「高止まり」と 評価するのが妥当と考えられる。 ...
10
使いやすさをより一層進化させた Piranesi V6.2 Piranesi V6.2 の画面 高速化対応 3D 点景の影描画を含む配置スピードが 旧バージョン比で 2 倍 -3 倍 高速化します ( ) その他 点景の移動 修正した際の処理速度をはじめ フィルタ処理 ライト処理 反射処理など 全般
... ※Piranesi ネットワークライセンスのお申し込みには、使用ライセンス分の Piranesi サポートサービスへの加入が必須となります。 ※V6.2 製品については、for Win のみとなります。予めご了承ください。 ※for Mac 製品は、Piranesi V6.0.3 for Mac ダウンロード版が最新バージョンとなります。 ※for Macintosh ⇒ for Windows ...
5
ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換(FFT) のシミュレーションの高速化
... ISim ハードウェア協調シミュレーションでは、多量の計算を FPGA で実行させることにより、ソ フトウェアの負担を軽減して DSP ファンクションのシミュレーションを実行できます。合成可能 な HDL コード、CORE Generator™ ツールで生成された IP コアなどの合成済みまたは保護さ れたネットリストを、協調シミュレーション用に FPGA ...
23
ビジネスチャンスを逃さない！Webサイト高速化・アクセス急増対策をカンタンに！次世代サービス「ZenlogicCDN」
... CDNとは CDN（Content Delivery Network）とは、Webコンテンツの配信を高速 化・安定化するために最適化されたネットワークです。 Webサイトのコンテンツを1台（あるいは複数台構成）のWebサーバーのみ で配信するのではなく、地理的・ネットワーク経路的に分散配置された ...
16
MemcachedによるWebサービスの高速化
... MySQLのデータベースtestdb内にテスト用のテーブルtbl2を作成します。(MY) # mysql -uroot -ppassword123 testdb >grant all privileges on testdb.* to root@localhost \ \\ \ identified by 'password123' with grant option; >create table ...
10
サイト改善のPDCAを高速化、目に見える顧客満足を実感 ソニー・インタラクティブエンタテインメントジャパンアジア
... 連携によって、パーソナライズされたコンテンツ の制作/提供が容易になった ソニーグループのゲーム事業を担う会社として1993年に創 業し、「プレイステーション」に関する企画、開発、販売を展開 するソニー・インタラクティブエンタテインメント（以下、SIE）。 2013年/2014年には、家庭用ゲーム機の世界販売台数首位を獲 ...
6
世界水準の卓越した都市高速道路技術で発展する阪神高速を目指して CSRレポート｜阪神高速道路株式会社
... 高品質でより合理的な 都市高速道路の建設・管理 既に事業化が決定している大阪湾岸道路西伸部の建設 への採用も念頭に、長大橋を含む先進的な構造・設計手法 の研究・開発など橋梁技術の向上を図っています。その一 環として、対地震性能の向上と大規模地震発生時の早期復 旧を目指して、鋼管集成橋脚を開発しました。鋼管集成橋 ...
4
Proxy システム 上埜元嗣 情報社会基盤研究センター 概要 情報社会基盤研究センターでは全学サービスとして WEB の proxy サービスを提供している 高速な外部へのアクセスや安全な通信を目的としているが 最近はインターネットの高速化もあり高速な外部へのアクセスにはあまり貢献できていないとい
... 3.1 WPAD WPAD とは Web Proxy Auto-Discovery Protocol の略であり、 Web ブラウザなどの設定を自動化するために開 発されたプロトコルである。 DHCP ・ DNS ・ HTTP を組み合わせて設定され、これによりユーザおよび管理者 の負担が軽減される。 WPAD は Internet Exploer 、 Mozilla FireFox, 、 ...
5
1L5-1 強化学習を用いた繰り返しゲームにおける戦略の学習の高速化
... 論 [6] として数理的に広く研究されている． ゲーム理論では，複数の意思決定主体がそれぞれの目的を 達成するために相互依存している状況を「ゲーム」と定義し， これを解析する．この「ゲーム」において意思決定を下すプレ イヤーは自身を取り巻く状況に応じて行動を選択する．プレイ ...
4
AIX間通信の高速化_SMC-R構成ガイド_
... © 2017 IBM Corporation （参考）検証環境のネットワークスイッチ設定 • G8264 10gネットワークスイッチの設定 – Converged Enhance Ethernet (CEE) フィーチャーを使⽤不可に設定 – スパンニング・ツリー・プロトコル (STP) を使⽤不可に設定 ...
13
Product Brief 高速なコードを素早く開発 インテル Parallel Studio XE 2017 インテル ソフトウェア開発ツール 概要 高速なコード : 現在および次世代のプロセッサーでスケーリングする優れたアプリケーション パフォーマンスを実現します 迅速に開発 : 高速かつ安定し
... ( 英語) インテル® コンパイラーでは、インテル® マイクロプロセッサーに限定されない最適化に関して、他社製マイクロプロセッサー用に同等の最適化を行えないことがあります。これには、インテル® ストリーミング SIMD 拡張命令 2、 インテル® ストリーミング SIMD 拡張命令 3、インテル® ストリーミング SIMD 拡張命令 3 ...
9
Nios II カスタム・インストラクションによるキャスト（型変換）の高速化
... Nios II カスタム・インストラクションによるキャスト（型変換）の高速化 ver. 9.1 2009 年 12 月 1. はじめに Nios ® II にオプションで実装できる浮動小数演算カスタム・インストラクションは、浮動小数四則演算はサポートしているもの の、整数から浮動小数にキャスト（型変換）する機能やその逆の機能は備えていません。この資料では、単精度浮動小数型と ...
14
ROKUの高速化（R） script of grsb 2007 009
... Effect of different parameter settings The outlier vectors produced using outlier- detection-based methods vary with the parameters ( N max for the AIC-based method and k for Sprent’[r] ...
7
Microsoft PowerPoint - 高速化WS_ver1.1.1
... スレッドの階層とメモリの階層 各階層でどこまでデータを共有できるかを把握する ※レジスタとL1/シェアードメモリは複数のスレッド（最大で2048）でリソースを分け合うことに注意 12 レジスタ 65K ...
33
情報処理学会研究報告 IPSJ SIG Technical Report 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化 鄭カイ シンウェイジェイ 九黒丸俊一 木村智生 木村晋二 甲斐康司 概要 : 本報告では FPGA におけるプロトタイピングの新しい高速化アルゴリズムを提
... 3. パイプライン自動生成のプロセスについて 自動パイプライン化においては、組合せ回路を有向きグラフと見て、そのカットセッ トを求めることで、回路を二分割するという手法を用いる。実際には、組合せ回路だけ ではなく、順序回路を扱う必要がある。順序回路は組合せ回路とレジスタから構成される ...
6
pthreadによる行列計算の高速化の試み
... pthread による行列計算の高速化の試み 231 自己列の先頭アドレスを a とすると EA= α+i ホ n+j でなされる。コンパイラがコードから得られる情報を用い て最適化しない場合には、配列の要素 1個毎にこの計算が なされる。もし、配列のアドレス計算の高速化が計られれ ば、全体の処理時聞は短縮される。 C 言語では、ポインタ型の変数が利用できるので、イン[r] ...
3