HW/SW協調シミュレーション
シフトレジスタ ステートマシン 4. シミュレーション記述 シミュレーションに必要な物 テストベンチ シミュレーション特有の記述 4.1 カウンターのシミュレーション テストする回路 テストベンチ シミュレーション結果 参考文献 以下の文献を参考にさせていただきました 小林優 入門 Verilog-
... テストベンチは設計した回路 (DUT) を検証するために必要な信号（ DUT に与える信号）を生成したり検証を効率よく行うための結果表示などの方法を記述し ます。テストベンチは回路へ変換する必要が無いため分かりやすく記述する事、効率よく記述する事を優先して記述します。従って、回路設計では使用しない （できない）記述方法を使用する事が出来ます。 FPGA の回路を HDL ...
24
③トビラ（シミュレーション）
... 本調査は、大都市の幹線道路沿道において実施される各種自動車排出ガス抑制対策について、 二酸化窒素及び浮遊粒子状物質の環境改善効果を定量的に評価し、地域の実情に応じた対策の 選択ができるよう、数値シミュレーションにより環境改善効果を評価する技術的手法を確立す るための検討を行うものである。 CFD モデルを応用し、交差点周辺などの「局所領域」（沿道 ...
25
リスク分析・シミュレーション
... ※ 乱数を用いたシミュレーションなので、シミュレーションを行うごとに多少異なる結果が起こる ※ シミュレーション回数が多ければ多いほど、精度は高まる ※ モンテカルロ・シミュレーションの詳細は http://www.kke.co.jp/cb/column/montecarlo.html をご覧くださいませ モンテカルロ・シミュレーション ...
23
大気環境シミュレーション
... 最初に負の数を習ったときに、負の数同士を掛け合わせ ると正の数になると教わった。例えば、（-2）×（-3） = 6。 不思議に思う人がずいぶん多い。.[r] ...
50
分子シミュレーションの応用
... throughput screening（HTS）がよく用いられる • 化合物のライブラリの構築、結合のアッセイ系の確 立には膨大なコストがかかる • 化合物の標的タンパク質への結合をコンピュータの 中で再現する（＝ドッキングシミュレーション）ことで、 親和性の評価が可能→virtual screening ...
60
流体シミュレーション基礎
... and Harlow, F.H., The SMAC method: A numerical technique for calculating incompressible fluid flows, Los Alamos scientific laboratory of the UnivJ. of California, Rep.[r] ...
53
23 Fig. 2: hwmodulev2 3. Reconfigurable HPC 3.1 hw/sw hw/sw hw/sw FPGA PC FPGA PC FPGA HPC FPGA FPGA hw/sw hw/sw hw- Module FPGA hwmodule hw/sw FPGA h
... イオ・流体解析・物性・気象などといった様々な分野での シミュレーションにおいて必要とされる．現在，多くの HPC サーバに採用されるプロセッサは，x86 や POWER のアーキテクチャをベースにした汎用プロセッサである． 汎用プロセッサは，過去の資産を生かすための拡張を続 けた結果回路が複雑化し，例えば，消費電力の面で効率 ...
6
シミュレーションレポート
... 4. 徒歩圏内の近隣施設等 施設名称 エキスポシティ 施設までの所要時間 徒歩約24分 施設概要 新しい大人気複合施設。 日本一大きい観覧車も。 施設名称 イオンモール茨木 施設までの所要時間 徒歩約17分 施設概要 大型ショッピングモール。 施設名称 辨天宗花火大会 施設までの所要時間 徒歩約19分 施設概要 毎年8月8日に行われます。 当物件から絶景。 施設名称 辨[r] ...
30
生物系シミュレーション
... シミュレーション(simulation)とは？ • さまざまな現象をコンピュータ上で模擬的に再現 すること。 • 全ての現象をコンピュータが実行できる「計算」 として表現する必要がある。 ↓なぜ？↓ • コンピュータ(ハードウェア)ができること • [プログラム] メモリに置かれた手順書。「ソフトウェ ア」とも言う。 ↓プログラムに従って処理を実行 • [入力] データ[r] ...
20
ネットワークシミュレーション
... 物理レイヤの特性を、複数の計算処理の組み合わせによって実現しており、時間の計算（伝送遅延、伝搬遅延）と 品質の計算（衝突、干渉、エラービットの発生など）を行います。 プロジェクトエディタでは3次元の位置情報を管理しており、有線／無線ネットワークそれぞれの物理特性に応じた シミュレーション結果に反映されます。 ...
5
合成/シミュレーション デザイン ガイド
... コンフィギュレーション後に GSR 信号を使用することも可能ですが、GSR 回路を手動リセットの 代わりに使用しないでください。 これは、FPGA ではシステム リセットのようなファンアウトが大 きい信号に対し、高速バックボーン配線が使用されるためです。 バックボーン配線は、専用 GSR 回路よりも高速で、GSR 信号を伝送する専用グローバル配線に比べて解析が簡単です。 ...
193
Nios II 簡易シミュレーション
... 2-2. Nios II IDE の設定 ① 『Nios II 簡易チュートリアル』を行った際に作成した、Nios II IDE のソフトウェア・プロジェクト内の、“hello_nios.c” を 開きます。 遅延を発生させている部分をシミュレーションの対象から省き、 PIO のアクセスを中心にシミュレーションがきるように、 “ hello_nios.c” 内の usleep() ...
13
合成/シミュレーション デザイン ガイド
... 論理シミュレーションまたはタイミング シミュレーションでステータス フラグがあるクロック サイクルで変化した としても、FPGA デバイスではステータス フラグがその前または後のクロック サイクルで変化している場合があります。 このような状況は、シミュレータでのイベントのタイミングと順序が FPGA デバイスでのイベントのタイミングと順序とは異 ...
182
GLOOBE 2017 コストシミュレーション
... RC 壁の積算コード コストシミュレーションでは、RC 壁は対象外です。 GLOOBE で RC 壁を入力していた場合、仕様書を初 めて起動したとき、または既に開いたことがある場 合は「仕様書データ取得」をクリックしたときに、 RC 壁の積算コードに「-1」が割り当てられます。 「-1」は、積算対象外を意味します。 ...
21
数値相対論シミュレーション
... Einstein方程式： Hamiltonian(エネルギー), Momentum 拘束条件 ADM形式：拘束条件の破れが単調増加して計算を壊す 長時間安定なシミュレーションが可能に 初めての Full GR 連星中性子星合体 (Shibata & Uryu 2000) ...
41
消費税のシミュレーション
... ○ 我が国は世界で数少ない新薬創出国であり、知識集約型産業である 医薬品産業は、「日本再興戦略」や「健康・医療戦略」においても我が 国の成長産業の柱の一つとして位置づけられている。 背景 Ⅰ イノベーションの推進 ①臨床研究・治験活性化等 ・クリニカル・イノベーション・ネットワークの構築 ・ゲノム医療、iPS細胞等を用いた創薬、核酸医薬品、バイオ医[r] ...
27
ISim ハードウェア協調シミュレーション チュートリアル : 浮動小数点高速フーリエ変換(FFT) のシミュレーションの高速化
... 第 2 章 : チ ュ ー ト リ ア ル デザインをハードウェア協調シミュレーション用にコンパイルしたら、[Enable Incremental Implementation] を使用できます。ハードウェア協調シミュレーション用に選択されたイン スタンスがその後の実行で変更されない場合、このオプションをオンにすると、ハードウェ ...
23
ISim ハードウェア協調シミュレーション : Spartan-6 メモリ コントローラーおよびオンボード DDR2 メモリ
... • [Custom Waveform Configuration File] : mig_hw_tb.wcfg • [Other Compiler Options] : -hwcosim_constraints mig_dut_hwcosim.ucf ISim シミュレーションを開始すると、init.tcl スクリプトが実行されます。このスクリプト は、testmem.tcl スクリプトから Tcl コマンド ...
27
ISim ハードウェア協調シミュレーション : Virtex-5 エンベデッド イーサネット MAC を介したライブ イーサネット トラフィックの処理
... 手順 1 : CORE Generator でのデザインの生成 Virtex®-5 FPGA には、エンベデッド トライモード イーサネット MAC (EMAC) ブロックが含まれ ており、イーサネット PHY インターフェイスとの簡単で確実なインターフェイスを提供します。 CORE Generator™ ツールの Virtex-5 Embedded Tri-Mode Ethernet MAC Wrapper を使用す ...
36