Top PDF C と半導体の空乏層容量

半導体エンジニアのための CV( 容量 - 電圧 ) 測定基礎キーサイトテクノロジー合同会社アプリケーションエンジニアリング部門アプリケーションエンジニア柏木伸之 Page 1

... まとめ • 適切なモデルを選択しましょう。 • ケーブル接続と補正に注意してください。 • 超低周波CV測定ソリューションは、LCRメータでは測定できないエリアを精度よく測定することが可能です。 ...

50

目次第 1 部半導体デバイスモデリング... 5 第 1 章序章研究背景研究目的半導体デバイスモデリングとは... 9 第 2 章半導体デバイスの劣化現象 Hot-Carrier-Injection (HCI) とは.

... 5.1 電流源並び替えキャリブレーション・アルゴリズム電流源並び替えキャリブレーション・アルゴリズムとは、電流源のスイッチング順序をデコーダにより変更するものである。物理的に電流源の配置を変更するものではない。 DA 変換器を構成している電流源は理想的には単一の値であるが、各種ミスマッチの影響により ...

93

Feベース新規強磁性半導体およびそのヘテロ構造の物性とデバイス応用

... In chapter 4 we studied the band structure of n-type ferromagnetic semiconductor (In,Fe)As, using tunneling spectroscopy in n-(In,Fe)As/p-InAs spin Esaki diodes.. Whe[r] ...

4

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　半導体デバイスの信頼性

... FET の熱破壊モードと異なり、静電気破壊の場合、一部分が破壊するのが特徴である。これは、電圧は高いが、流れる電荷量が限られているため、最も電界が集中する部分のみに電流が流れて焼損するだけで、他の領域まで広がらないからである。したがって、L/N FET は特に充分に静電対策を行っ環境下で取り扱う必要がある。以下に推奨条件 ...

9

半導体産業技術開発の経済性とロードマップ 2002 年度 STRJ ワークショップ 3 月 3 日青山フロラシオン STRJ 委員長増原利明 1 半導体産業とロードマップの歴史 2 ロードマップの予測するコスト増大要因 3 経済性を考えた半導体技術ロードマップとは 4 まとめ半導体産業技術

... 半導体産業、技術開発の経済性とロードマップ、2003年3月3日、STRJワークショップ 4 [Node = DRAM Half Pitch (HP)] [MPU Gate Length Cycle (GL)] YEAR OF PRODUCTION 2001 2002 2003 2004 2005 2006 ...

22

RIETI - 半導体生産方式におけるＵＭＣＪの強さを分析：トヨタ生産方式の半導体版？

... このような問題の原因追及プロセスにおいては、常に、全体をＳＶが指揮する。例えば、この事例の場合、先のサンプル検査から全数検査に切り換えるなどの指示は、SV が行ったという。また、傷を発生させていた装置（＝コーター）を突き止めたのは、フォトエリアの班長（ラインリーダ ...

20

窒化物半導体の展開－結晶基板とデバイス－

... 位密度の低減がなされた。DEEP とは、ヘテロエピの際の基板とエピの間の結晶格子の違いから発生する多量の転位欠陥を低減するために、結晶成長の際の最表面にピット状の窪みを形成し、その形状を維持して厚く成長するという ...

10

半導体前工程（ウェハ加工工程）の課題とＩＴ技術

... バラツキ制御要求の増大を解決するためには、装置メーカとデバイスメーカ間の情報交換の重要性増大（品質制御と装置制御の融合） AEC：装置内部のFB/FF制御 APC：装置間を跨るFB/FF制御 ...

19

リンドープｎ型ダイヤモンド半導体の電極界面特性の解明と低抵抗化

... ダイヤモンド半導体は、1.2.3 節で述べた優れた物性だけでなく、多くのユニークな性質も有している。例えば、一般の半導体材料（Si、Ge）よりも水素（H）の電気陰性度は大きく、さらにダイヤモンドを構成する炭素（C）の方が大きいため、ダイヤモンド半導体の表面を水素原子で終端すると、負性電子親和力（NEA: ...

117

太陽電池と半導体ｐｎ接合

... OC と記したのは開放電圧です。開放電圧は、図の❷に示すように、太陽電池から電流を取りださずに電圧計で測定した電圧です。 • 取りだせる電力は、実際の電圧－電流関係が曲線状になっているので、点線で示した長方形の面積 VOC×ISCより小さな電力しか取りだせません。 • ...

50

ディスクリート半導体の基礎

... ② Nch MOSがオン状態になるとコレクタ電極が＋電位で有るため、コレクタ側のP+層からN+層を経由してN-層に正孔(ホール：＋電荷)が注入され、この注入された正孔によりエミッタ側からの電子の注入が加速されます。 ③ ...

29

ディスクリート半導体の基礎

... ② Nch MOSがオン状態になるとコレクタ電極が＋電位で有るため、コレクタ側のP+層からN+層を経由してN-層に正孔(ホール：＋電荷)が注入され、この注入された正孔によりエミッタ側からの電子の注入が加速されます。 ③ ...

29

半導体産業の東アジア域内における棲み分けと分業

... TSMC の誕生と成長のプロセスを分析し，ファブレス - ファウンドリーの分業体制の形成プロセスを検討しよう。 1987 年末，TSMC が世界初のファウンドリー・ビジネスモデルとして ERSO からスピンオフした。1986 年頃，台湾政府の半導体産業育成のための第 3 期 VLSI（Very ...

28

通信用半導体レーザの開発

... これらの化合物半導体を成長する方法として、従来、高品質な結晶が得られる液相エピタキシャル成長（LPE ： Liquid Phase Epitaxy）が用いられていた。しかし、80 年代前半から、デバイスの高性能化に必須の極薄膜の成長が可能で、生産性に優れ、低コスト化に有利と考えられる、分子線エピタキシー（MBE ： Molecular Beam ...

8

リンドープｎ型ダイヤモンド半導体の電極界面特性の解明と低抵抗化

... 本論文の構成は以下の通りである。第 2 章では、試料作製から評価方法まで、本研究で使用したプロセスである、洗浄方法、マイクロ波プラズマ CVD による合成方法、SIMS による不純物深さ分布の測定方法、電極形成方法、接触抵抗を解析する輸送長（transfer length method: TLM）法についての詳細を述べる。 ...

4

半導体デバイス製造のウエットプロセスにおける帯電・放電現象の解明とその対策

... 生産の歩留まりを低くしている。本研究は、 半導体デバイス製造のウエットプロセスにおける帯電・放電現象を解明し、その対策を行うものである。現在まで、生産工程において、このような帯電、放電現象による静電気障害の対策は経験的に行われ、要因を解明し、体系化することが難しかった。本研究は、問題となる生産工程を絞り込み、その工程における ESD ...

2

第 7 章有機薄膜太陽電池の基礎目次第 7 章有機薄膜太陽電池の基礎有機薄膜太陽電池の原理有機薄膜太陽電池の構造有機半導体活性層半導体有機半導体と活性層太陽

... 在する分子中に存在する。二重結合を持つ C 原子は sp 2 混成軌道をとり、それら同士による強いσ結合と残りの pz 軌道同士がπ結合という結合によって二重結合を形成している。π結合は電子雲が分子面の上下でかぶっているため、弱い相互作用を示す。このため分子が重なり合うことによりある特定の C 原子のπ電子が分子全体に ...

11

RIETI - 汎用技術としての半導体

... IC とは、シリコン・ウェハに多くの回路（活字）を印刷した「シリコンの書物」なのである。これによって半導体の技術革新は、いかに配線を微細化して限られたスペースに多くの情報を乗せるかという問題に単純化され、集積度が飛躍的に向上した結果、その価格も（情報量あたりでは）紙よりはるかに安くなった。今日の ...

25

半導体工学の試験範囲

... （１）ｐｎ接合の無バイアス状態、順バイアス状態および逆バイアス状態のバンド帯図を描け。（２）真性半導体のキャリア密度をｎ i 、熱平衡状態におけるｐ領域とn領域の正孔密度、伝導電子密度をそれぞれp p 、n p 、および、n n 、p n で表すと,これらの間にはどのような関係が成立するか。 ...

17

所得分極度と中間層の変動

... の関連とその変動を明らかにすることである。そこで第１節において，不平等測度と Wolfson２極度や Esteban and Ray 多極度との関連の解説が行なわれ，第２節において，我が国の所得データを用いてジニ係数，頑健歪度および種々の ...

21

C と半導体の空乏層容量

関連した話題