• 検索結果がありません。

補助簿アーキテクチャ

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

ホワイトペーパー NVIDIA の次世代型 CUDA TM コンピュート アーキテクチャ Kepler TM GK110 史上最速 最高効率の HPC アーキテクチャ V1.0

... には、Fermi アーキテクチャの倍にあたる 1536KB の専用 L2 キャッ シュが用意されています。L2 キャッシュは SMX ユニット間でデータを統合する要のポイン トです。全てのロード命令、ストア命令、テクスチャリクエスト命令をサポートし、GPU 内でのデータ共有を高速かつ効率的に実現します。Kepler の L2 キャッシュは Fermi に対し てクロックあたりのバンド幅が最大で 2 ...

24

RIETI - コーディネーション・システムとしての製品アーキテクチャ

RIETI - コーディネーション・システムとしての製品アーキテクチャ

... これに対してモジュール型アーキテクチャは、ユーザーと部品モジュールの間に翻訳機 能と部品間コ−ディネーションを担当する仕組みを挿入することで、ユーザーが担当して いた、部品間・機能間のコーディネーションという負担を大きく軽減した。このアーキテ クチャでは、製品が果たす機能と各機能が果たすべき製品動作が明確に定義され、実行す べき動作情報を各部品に伝達し、それを実行するために各部品が他部品にどんな動作を要 ...

31

ADO.NETのアーキテクチャ

ADO.NETのアーキテクチャ

... ■ ADO.NET のアーキテクチャ ■ 従来のデータ処理は、主に接続をベースとした 2 層モデルに基づいて居た。最近のデータ処理では、多 階層アーキテクチャが多用される様に成った為、プログラマは、非接続型アプローチへと切り替えて、 アプリケーションに、より優れたスケーラビリティを提供して居る。 ...

10

MIPSのマイクロアーキテクチャ

MIPSのマイクロアーキテクチャ

... 20.. ALUで分岐先を計算させるとしましょう。Eステージの後のMステージでPCが更新さ れ、次のクロックからそれに従ってフェッチされます。これだ3クロック分次の命令の始 まりが遅れ、パイプラインの性能計算の式に基づくと、分岐系の命令が合わせて 25%と仮定すると、CPI=1が1.75になってしまいます。これはちょっとダメージが大き いです。 21.. Fステージでは[r] ...

37

SharePoint 2013 アーキテクチャ概要

SharePoint 2013 アーキテクチャ概要

... SharePoint Server 2013 で作成されるデータベース一覧 Performance Point Services DB 概要: 物理名: 一時的なオブジェクトや構成を格納 PerformancePoint Service Application_[GUID] Usage DB 概要: 物理名: 正常性データや利用状況データを 格納 WSS_Loggin[r] ...

58

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

SCIMA アーキテクチャと性能評価 - SCIMA アーキテクチャの概要 - 中村宏東京大学先端科学技術研究センター

... SCIMAアーキテクチャと性能評価 - SCIMAアーキテクチャの概要 - 中村 宏 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター 東京大学先端科学技術研究センター ...

19

セキュアVMの アーキテクチャ概要

セキュアVMの アーキテクチャ概要

... BitVisorの構成 ATAホストコントローラ (IDE) USBホストコントローラ (UHCI, EHCI) NIC (Intel Pro100など) ストレージ 暗号化 (AES-XTS) ID管理 IPsec ハードウェア VMM.. ゲストOS ATAドライバ USBドライバ NICドライバ[r] ...

26

目次 はじめに アーキテクチャの比較

目次 はじめに アーキテクチャの比較

... はじめに 本書は、データベース .アプリケーションをピア .ツー .ピア .ネットワークからクライアント/サー バーに移行することを検討している業務を対象としています。Pervasive .には双方のネットワー クに適した製品、つまり、小規模のピア .ツー .ピア向けの .Workgroup .とクライアント/サーバー 向けの .Server .とがあります。どちらのデータベース .エンジンでも、基礎となる同じテクノロ ...

12

rcp-add-01:アーキテクチャ設計書

rcp-add-01:アーキテクチャ設計書

... 載します。 この文書の目的、利用対象 を説明します。 本書はWeb注文管理システムのアーキテクチャ(全体の構 造、共通メカニズム、その他、設計・実装上の制約等)を説 明しています。 ...

18

AWS によるマイクロソフトアーキテクチャの最適化

AWS によるマイクロソフトアーキテクチャの最適化

... まとめ • AWS は、マイクロソフトアーキテクチャに最適化された幅広いス ケーラブルなサービスを提供 • AWS クイックスタートリファレンスでは、セキュリティと可用性 に関するベストプラクティスにしたがってActive Directoryや SQL Serverなどのワークロードをデプロイ可能 ...

56

サーバレスアーキテクチャ概論

サーバレスアーキテクチャ概論

... 「 Why The Future Of Software And Apps Is Serverless 」 • 2014年 AWS Lambdaリリース • 2015年 日本語圏で広く知られるきっかけとなる記事 「 サーバーレスアーキテクチャという技術分野についての簡単な調査」 ...

37

Oracle Identity Managementの概要およびアーキテクチャ

Oracle Identity Managementの概要およびアーキテクチャ

... 同様に、データベース・セキュリティ機能(Enterprise User および Oracle Label Security)では、Oracle Internet Directory で定義されるユーザーとロールの手段が提 供されます。これらの 2 つのプラットフォームによって、プラットフォームそれ ぞれのネイティブ・セキュリティ機能を使ったアプリケーションを容易に開発[r] ...

13

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

... ・ スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されてい ない条件付き分岐の先にある命令を実行し、最終的に元の命令ストリームの順序 でその結果を出力する機能である。推論による実行を可能にするために、P6 ファ ミリ・プロセッサのマイクロアーキテクチャでは、命令のディスパッチや実行を 結果のコミットメントから切り離している。プロセッサのアウトオブオーダー実 行コア( out-of-order ...

500

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

IA-32 インテル® アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル

... メモリ順序違反を検出したとき、パフォーマンスの面で厳しい制限を受ける。 PAUSE 命令は、コード・シーケンスが spin-wait ループになっているプロセッサにヒントを 提供する。プロセッサはこのヒントを使用して、大抵の状況におけるメモリ順序違反 を回避する。これにより、プロセッサのパフォーマンスは大幅に向上する。こうした 理由により、 PAUSE 命令をすべての spin-wait ループに配置することが推奨される。 PAUSE ...

432

MIPSのマルチサイクル マイクロアーキテクチャ

MIPSのマルチサイクル マイクロアーキテクチャ

... `define BRANCH `SN'b1<<`BRANCH_B `define ADDIEX `SN'b1<<`ADDIEX_B `define ADDIWB `SN'b1<<`ADDIWB_B `define JUMP `SN'b1<<`JUMP_B …. reg [`SN-1:0] stat;[r] ...

55

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ

... II アーキテクチャは、命令マスタ・ポート(命令キャッシュ)と データ・マスタ・ポート(データ・キャッシュ)の両方でキャッシュ・ メモリをサポートしています。 キャッシュ・メモリは、Nios II プロセッ サ・コアの主要部分として、オンチップに搭載されています。 キャッ シュ・メモリを利用すると、プログラムやデータ格納用の SDRAM など の低速オフチップ・メモリを使用する Nios II プロセッサ・システムの ...

24

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻:基本アーキテクチャ

... スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されていない条件付き分岐 の先にある命令を実行し、最終的に元の命令ストリームの順序でその結果を出力する機能である。推 論による実行を可能にするために、P6 ファミリ・プロセッサのマイクロアーキテクチャでは、命令 のディスパッチや実行を結果のコミットメントから切り離している。プロセッサのアウト・オブ・ オーダー実行コア(out-of-order ...

418

コンピュータアーキテクチャⅡ

コンピュータアーキテクチャⅡ

... 23 23 OpenMPハードウェア動作合成システム コード ジェネレータ OpenMP プログラム (動作記述) ハードウェ ア制約 SMP環境 (PCクラスタ) シミュレーション 並列動作 ハードウェア OpenMP コンパイラ トランスレータ マルチスレッド プログラム 並列動作HW 中間表現 アルゴリズム評価 ハードウェア合成 並列アルゴリズム 並列効果 回路規[r] ...

65

アーキテクチャ

アーキテクチャ

... まとめ • ソフトウェアアーキテクチャ=ソフトウェアの論理的な構成 • システムアーキテクチャ=コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...

21

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

システムLSIとアーキテクチャ技術  (part II:オンチップ並列            アーキテクチャ)

... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...

34

Show all 2919 documents...

関連した話題