低電力アーキテクチャ
ADXL354/ADXL355: 低ノイズ、低ドリフト、低電力 3 軸 MEMS 加速度センサー
... リファレンスにする必要があります。0 g バイアス出力は、通常 V 1P8ANA /2 に等しくなります。ADXL354 とレシオメトリック ADC （アナログ・デバイセズ製の AD7682 など） を V 1P8ANA で使用して、 電圧リファレンスを提供することを推奨します。この構成を使用 することで、わずかな電源変動による誤差が打ち消されます。 ADXL354 では、2 種類のフィルタ処理を使用しています。約 1.5 kHz ...
44
FPGA と SoC FPGA および SoC 製品ファミリ低消費電力 実績のあるセキュリティ 優れた信頼性
... IGLOO リプログラマブルおよびフラッシュFPGA ファミリは、今日の携帯型電子機器の低消費電力およびサイズ要件を満たすように設計されて います。本ファミリは不揮発性フラッシュ技術を採用しており、動作電圧 1.2～1.5 V で、非常に低消費電力 (最小 5 µW) です。IGLOO ファミリ は最大 35K 個のロジック エレメント、504 Kb の真のデュアルポート ...
28
プロセッサ・アーキテクチャ
... II アーキテクチャは、命令マスタ・ポート（命令キャッシュ）と データ・マスタ・ポート（データ・キャッシュ）の両方でキャッシュ・ メモリをサポートしています。 キャッシュ・メモリは、Nios II プロセッ サ・コアの主要部分として、オンチップに搭載されています。 キャッ シュ・メモリを利用すると、プログラムやデータ格納用の SDRAM など の低速オフチップ・メモリを使用する Nios II プロセッサ・システムの ...
24
公開 資料 5-1 超低消費電力型光エレクトロニクス 実装システム技術開発 ( 中間評価 ) ( 平成 24 年度 ~ 平成 33 年度 10 年間 ) プロジェクトの概要 ( 公開 ) NEDO IoT 推進部 平成 29 年 9 月 28 日 超低消費電力光エレクトロニクス実装システム技術開発中
... ②光エレクトロニクス実装システム化技術の開発 光電子集積サーバ等の実現に向けた 最適なアーキテクチャの明確化、 および 統合化技術の開発 • 光電子集積デバイス： 低消費電力 1mW/ Gbps （１／１０）、小型（１／１００以下） • 光電子集積サーバボード要素技術：低消費電力（３割減）、多種LSI集積、DCで運用可能 ...
58
ADV7390/ADV7391/ADV7392/ADV7393: SD ／ HD低消費電力、チップ・スケール、10 ビットビデオ・エンコーダ
... ダブル・バッファリング サブアドレス0x33、ビット7（ED/HD） サブアドレス0x88、ビット2（SD） ダブル・バッファ・レジスタは、フィールドごとに 1 回更新さ れます。ダブル・バッファリング方式の場合、レジスタ設定の 変更は、アクティブ・ビデオ期間中は行わず、次のフィールド のアクティブ・ビデオ開始前に有効となるため、性能全体が向 上します。 ダブル・バッフ[r] ...
96
IA-32 インテル(R) アーキテクチャ・ソフトウェア・ デベロッパーズ・マニュアル、上巻：基本アーキテクチャ
... スペキュレーティブ・エグゼキューションは、プロセッサが、まだ解決されていない条件付き分岐 の先にある命令を実行し、最終的に元の命令ストリームの順序でその結果を出力する機能である。推 論による実行を可能にするために、P6 ファミリ・プロセッサのマイクロアーキテクチャでは、命令 のディスパッチや実行を結果のコミットメントから切り離している。プロセッサのアウト・オブ・ オーダー実行コア（out-of-order ...
418
アーキテクチャ
... まとめ • ソフトウェアアーキテクチャ＝ソフトウェアの論理的な構成 • システムアーキテクチャ＝コンポーネントがどのように異な るマシンに配置されるか • アーキテクチャのスタイル ...
21
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... 32人で1つの椅子を争う VS.. ブロックサイズと ミスの割合 Hennessy & Patterson Computer Architectureより.. ブロックサイズと 平均アクセス時間 Hennessy & Patterson Computer Architectureより.. と番号を付ける L2・L3キャッシュの 局所ミス率は L1[r] ...
34
ネットワーク アーキテクチャ
... 資料:Plantec Associates大江社長 26 在庫圧縮 で建設コストダウン クライアントのオーダー 在庫５０億の倉庫を作ってほしい 自社工場近辺に倉庫を建設 在庫を30億に減らして建設コストを40%削減 ITの活用による物流の改善で 欠品率を上げない小さな倉庫はできる 在庫30億の倉庫で建設コストダウン ＋ 効率的 Supply-Chainの構築.. 資料:[r] ...
30
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... ではまずSRAMすなわちStatic RAMを紹介しましょう。古典的なSRAMはクロ ックを持たない非同期式で、現在でも低電力用に使われています。一方、コ ンピュータのキャッシュメモリ（計算機構成で紹介します）など、高速読み書き が必要な用途には連続転送機能を強化した同期式SRAM（SSRAM)が用い られます。チップ当たり８Mbitから64Mbit程度までを格納することができ、基 ...
38
グリーンコンピューティングのための低消費電力マルチコア技術 「特技懇」誌のページ（特許庁技術懇話会 会員サイト）
... ハードリアルタイム処理（デッドラインを確実に守らなけ ればならない処理）が必要となり、この場合、ミスヒット するとメモリアクセス時間が長くなりデッドラインを守れ ない可能性のあるキャッシュメモリは使用できない。そこ で、データの転送をソフトウェアで明示的に行い動作を厳 密に制御できるローカルメモリ、分散共有メモリ及びその データ転送のためのDMA（前述のDTU）の利用が必要とな ...
12
ADO.NETのアーキテクチャ
... ■ ADO.NET のアーキテクチャ ■ 従来のデータ処理は、主に接続をベースとした 2 層モデルに基づいて居た。最近のデータ処理では、多 階層アーキテクチャが多用される様に成った為、プログラマは、非接続型アプローチへと切り替えて、 アプリケーションに、より優れたスケーラビリティを提供して居る。 ...
10
サーバレスアーキテクチャ概論
... まとめ • ふたつのサーバーレスアーキテクチャ • ステートレスなソフトウェアを前提としたフルマネージドな実行環境 • クラウドコンポーネントを活用するリアクティブなアーキテクチャ設計 • どちらも良いシステムを導くための「良い制約」 ...
37
コンピュータアーキテクチャⅡ
... 23 23 OpenMPハードウェア動作合成システム コード ジェネレータ OpenMP プログラム (動作記述) ハードウェ ア制約 SMP環境 (PCクラスタ) シミュレーション 並列動作 ハードウェア OpenMP コンパイラ トランスレータ マルチスレッド プログラム 並列動作HW 中間表現 アルゴリズム評価 ハードウェア合成 並列アルゴリズム 並列効果 回路規[r] ...
65
代センサーネットワーク モバイル情報機器 サーバー等から研究開発実施者が想定するアプリケーションにおいて 劇的な低消費電力化を志向する新しいメモリアーキテクチャ 基本ソフトウェア アルゴリズムのデザインを提示するとともに 必要に応じて間歇動作等に求められる次世代不揮発性素子の性能を提示し システムと
... 最終目標（平成２７年度） 事業終了時に予測される次世代不揮発性素子の性能を満たすことを前提に、次世 代センサーネットワーク、モバイル情報機器、サーバー等から研究開発実施者が想 定するアプリケーションにおいて、劇的な低消費電力化を志向する新しいメモリア ーキテクチャ、基本ソフトウェア、アルゴリズムのデザイン を提示するとともに、 必要に応じて間歇動作等に求められる次世代不揮発性素子の性能を提示し、システ ...
5
計算機アーキテクチャ
... メモリ上に保存 されている データは 32bit程度の長さで表される 命令の長さを 命令長 と呼ぶ 0/1の割り当てはアーキテクチャによって異なる ハードウェアはこのデータを解釈し、実行している （機械語の）プログラム ...
24
計算機アーキテクチャ
... 分岐予測テーブル ２ビット予測器と テーブル を組み 合わせて予測率を高める方式 各分岐命令 ごとの履歴と すべて の分岐 の履歴を 組み合わせる アイデア 平均的な 成功率は 90％ を超える 40.[r] ...
49
EXTRAVIEW のアーキテクチャ
... Microsoft Windows へのインストール Solaris、UNIX、Linux へのインストール インストール・スクリプトが機能するために、sh または bash シェルを使用 してください。このマニュアルのすべてのスクリプトは、install.txt という名 前のファイルに含まれています。このファイルから自分のローカル・コンピ ュータにスクリプト・コ[r] ...
111
計算機アーキテクチャ
... 実際のハードウェア構成 ３種類の基本的なハードウェアから成る プロセッサ、メインメモリ、入出力装置 バス ：データの通り道 第３回 計算機アーキテクチャ 11 プロセッサ メインメモリ 内部装置 インタフェース 外部 バス 内部 バス I/O ファイル 装置... Core i7の外見[r] ...
35
システムLSIとアーキテクチャ技術 （part II：オンチップ並列 アーキテクチャ）
... このグラフは、キャッシュの原因を分類したもので、横軸にキャッシュ容量、縦 軸にミス率を取っています。1-way(ダイレクトマップ）、2-way…とウェイ数が増 えていくにつれ、競合ミスが減っていきます。ウェイ数を無限に増やしても減 らすことができない部分が容量ミスになります。初期化ミスは下のほうに見える 非常に細い筋です。下のグラフは上のグラフと同じデータですが、ミス率[r] ...
34