1 Oct 4, 2011 081503014 成果発表会資料
次世代超微細CMOSプロセスに適した
高マイクロ波帯デジタルRF回路技術の研究開発
（081503014） 「このたびの東日本大震災により被災された皆様方に心よりお見舞い申し上げ ますとともに、 皆さまの安全と一日も早い復旧を心よりお祈り申し上げます。」益 一哉
Kazuya Masu
研究代表者
益
哉
東京工業大学 ソリューション研究機構Kazuya Masu
Solutions Research Laboratory Tokyo Institute of Technology
2
あらまし
研究の背景と目的
研究成果：
高マイクロ波帯デジタル
RF CMOS回路技術
研究成果：
高マイクロ波帯デジタル
RF CMOS回路技術
① 高マイクロ波帯インダクタレス回路技術
インバ タベ ス低雑音増幅回路
(LNA)
インバータベース低雑音増幅回路
(LNA)
リング
VCOを用いた位相同期（PLL）回路
デジタルパルスからの
RF信号生成回路
②
MEMSとの融合技術
MEMSインダクタのポテンシャル
デジタル
ルスからの
信号生成回路
③ プ
ば
変
確保
MEMSインダクタのポテンシャル
MEMSスイッチと制御用CMOS昇圧回路
③ プロセスばらつき・電源・温度変動に対する耐性の確保
LNAにおけるチップ間ばらつきの影響
電源回路
総括
電源回路
3
研究の背景
無線システムの多様化・広帯域化は必至
RF回路技術におけるマルチバンド化、高周波化は当然の流れ。
微細化による性能向上とチップ面積低減の両立
従来型のRF CMOS回路では，CMOSデバイスが微細化してもインダク タや容量の面積が減少しないので回路面積は減少せず。 1 G 高マイクロ波帯（6~30GHz） Vdd 100 M 1 G 度 (b/s) UWB 高速データ通信領域 として期待 18GHz帯FWA 19GH 帯LAN Vdd 0.5 0.55mm 10 M 符合速 度 WCDMA WiFi WiMAX 22GHz帯FWA 26GHz帯FWA 24GHz帯ISM 19GHz帯LAN Vin Vout Vsw L L2 C1 C1 C2 C2 100 K 1 M 伝送 WCDMA GSM GSM Bluetooth ZigBee ISM（24GHz)FWA: Fixed Wireless system
V V L1 100 K 5 10 30 2 1 無線周波数(GHz) Vb1 Vb2 RF CMOS増幅回路チップ例
4
研究の目的
超微細CMOSプロセスを用いた 6~30GHz帯の高マイクロ波帯デジタルRF回路技術の確立 微細化による性能向上と低コスト化を可能とするRF回路技術 Target Target RFコンポーネント回路技術を開発 1V 6 30GH 90 nm ~ 65nm ~ 40nm ~ LNA 40 nm CMOS Inverter LNA Passive mixer Di it ll t ll d ADC TL Wideband Antenna Di it l CMOS Inverter LNA Passive mixer Di it ll t ll d ADC TL Wideband Antenna Di it l 能 化 1V, 6~30GHz D_rich 次世代 RF 本研究開発 45 x 60 μm VCO 90 nm PA Digitally controlledSynthesizer (Ring VCO) BB
Controller
TL Wideband
Antenna Digital RF signal generator ctrl Digital (ti t l i ) Cascode PA Digitally controlled
Synthesizer (Ring VCO) BB
Controller
TL Wideband
Antenna Digital RF signal generator ctrl Digital (ti t l i ) Cascode 能 化、高機 能 ﾏﾙﾁ 1.5V, ~6GHz 1V 本研究開発 PLL 90 nm PA
TL PA (time to analog conversion) TL (time to analog conversion)
高性 能 1.5V, 5GHz 1.5V, 5GHz 1V RF D
×
高コスト 低性能 PA 65 nmMEMS InducyorRF Generator
RF Digital RF 1V D 低性能 プロセス技術の微細化 100μm y 90 nm 安心、安全、グリーンのデータベース社会を支えるRF回路技術： ワイヤレス瞬時データ転送（サーバ間、キオスク端末、大容量センサノード間）
5
インダクタレス広帯域低雑音増幅回路（
LNA）
インダクタレス（抵抗負荷） 対 インダクタ負荷
RI
d 課題 LI
d RLI
d D G LL D G 抵抗負荷型の 広帯域化 課題 vout G S vin CL vout G S CL 広帯域化 30 特徴 ・ 直流からの 広帯域動作が可能 ・高周波動作がLC共振により 特徴 Q 1-dr ai n / dB 10 20 得 (dB) ・ RC成分による ローパス特性によ り動作帯域が制限 広帯域動作が可能 高周波動作が可 能。 ・ 高利得化が容易、 dbV @ Q -10 0 利 得 り動作帯域が制限 ・ RLでの電圧降下 で、 線形動作範囲 ・ インダクタ面積が大 高利得化が容易、 線形動作範囲が広 い。 Frequency / Hertz 100M 200M 400M 1G 2G 4G 10G 20G 40G 100G 周波数（Hz） ・ 回路面積が小。 が制限 インダクタ面積が大6
インバータベース増幅回路
R IdCMOSインバータの高利得増幅特性に注目
Id Vout Av RL D G D G Vin Av o L o R gm r r gm( // ) 2 単純な抵抗負荷よりも CMOS vout S vin vout S vin 単純な抵抗負荷よりも、CMOS インバータの方が高利得で、ア ナログの要素回路として有利。広帯域化回路技術
Cherry Hooper構成をCMOSインバータで構成 2段目のミラ 容量の影響を緩和可能 20 Rf K5 Cherry Hooper構成 ・ 2段目のミラー容量の影響を緩和可能。 ・ Rf値により任意の利得設定が可能。 得 (dB) Cherry Hooper構成 10 ｲﾝﾊﾞｰﾀ1段 K Rf 5 K Rf 3 1 m g gm2 f R 利 得 10 K Rf 2 K Rf 1 1 m g gm2 1 o r ro2 周波数（Hz） 100 M 1 G 10G 07
インバータベース
LNA
ク ブ帰還段 力整合 広帯域化 mf g of r アクティブ帰還段：入力整合＆広帯域化 1 m g gm2 1 f R r gm3 m4 g 2 f R v out vin 1 o r ro2 ~ s v s r ro3 ro3主増幅段：Cherry Hooper構成 出力バッファ Supply voltage: 1.1 VArea: 40 x 26 m2
20 10 高マイクロ波帯 0 -10 利 得 S2 1 ( d B) Vdd=1.30V Vdd=1.25V Vdd=1.20V Vdd 1 15V NF ( d B ) Vdd=1 30V Vdd=1.10V Vdd=1.20V -20 利 Vdd=1.10V Vdd=1.15V Vdd 1.30V 周波数 (GHz) 1 2 3 5 10 20 雑音指数NFの周波数特性 利得S21の周波数特性 周波数 (GHz) 1 2 3 5 10 20
8
9
リング
VCOを用いた位相同期（PLL）回路
リング型
電圧制御発振回路
VCOのインダクタンスレス化
特徴 特徴 LC共振型 ・ 回路面積が大 特徴 ・ 狭帯域だが位相雑音 vout L L vout C ・ 回路面積が小 特徴 ・ インバータの遅延時間 ・ アン・スケーラブル ・ スケーラブル ・ 狭帯域だが位相雑音 特性に優れる Ic インバータによる 差動リング発振回路構成 インバ タの遅延時間 制御により広帯域動作 が可能だが位相雑音特 性が悪い
インジェクションロックによる低位相雑音化を検討
システムの基準クロック（低周波の低位相雑音信号）を注入（インジェクション） システムの基準クロック（低周波の低位相雑音信号）を注入（インジェクション） ｲﾝｼﾞｪｸｼｮﾝ信号10
リング
VCOの試作評価結果１
ジ
90 nm CMOS リン グVCO chip -60 80 -73 10 GHz
インジェクションロックによる低位相雑音化
ｺ ｱ ｻｲｽﾞ 18 μm x 30 μm I 消費電力 発振周波数 fo = 2.62 ~ 10.5 GHz -80 -100 -46 dB Injection Q I Q 消費電力 Pc = 10.4 mW -120 -140 1 10 0.1 0.01 -119 オフセット周波数(MH ) Injection オフセット周波数(MHz) (ｃ) 位相雑音特性(10GHz)11
リング
VCOの試作評価結果２
広帯域動作化
65 nm CMOS ring VCO chip
45 x 60 μm ｺ ｱ ｻｲｽﾞ 45 μm x 60 μm I fo 逓倍 （Ex‐OR） ﾘﾝｸﾞ型 QVCO I Q 2 x fo (a) 逓倍リング型VCOの (b) 発振スペクトラム(13.55 GHz) (ｃ) 逓倍信号出力(27.1 GHz) リング型VCOの試作評価結果 項 目 発振周波数（GHｚ） リング型(注入同期） リング型（逓倍） 2.62 ~ 10.5 6.5 ~ 27.1 リング型VCOの試作評価結果 LC共振型（C級） 13.5 ± 250 MHz 位相雑音(dBc/Hz@1MHz) 消費電力(mW) チップコア面積（mm2） -119 @ 10 GHz -90 @ 23 GHz 0.00054 0.0027 10.4 40.5 0.2 （ﾘﾝｸﾞの70倍以上） 2.7 -110 @ 13.5 GHz
12
リング
VCOを用いた位相同期（PLL）回路
インジェクションロック型リング
VCOを用いた
PLL回路の構成法、設計法を明確化
(a) ２ステージPLL回路の構成 (b) 90nmCMOSによる試作チップ ｆo = 6.1 GHz ｆo = 9.5 GHz (c) 6.1 GHz 発振時 (d) 9.5 GHz 発振時 (e) 位相雑音特性（6.1 GHz）13
デジタルパルスからの
RF信号生成回路技術
VDD RF信号出力 Vgg パルス信号加算回路 （3ビット構成の場合） 電圧軸離散制御 → 時間軸離散制御 時 刻 定 振幅刻 定 選択制御（外部入力） AND1 AND2 AND3 AND4
SE1 SE2 SE3 SE4 SE5 SE6 SE7 SE8
AND5 AND6 AND7 AND8
時間刻み一定 振幅刻み一定 － ＋ ＋ － － ＋ ＋ － ＋ － － ＋ － ＋ ＋ － 選択制御 ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ マルチタップ遅延回路（３ ビット構成の場合） f0=3.7GHz （3・fo : 53.21dBc） 5.00E-02 1.00E-01 1.50E-01 0m V /di v) 2・f0 3 f f0 Pout -1.00E-01 -5.00E-02 0.00E+00 am plit u de (5 3・f0 Pout -1.50E-01
-3.00E-10 -2.00E-10 -1.00E-10 0.00E+00 1.00E-10 2.00E-10 3.00E-10 4.00E-10 5.00E-10 6.00E-10
time(100ps/div)
14
MEMS回路との融合
MEMSインダクタの重要性
パワーアンプやLNAとのアンテナインターフェース部では、インピーダンス変換やチョ ーク用のインダクタが不可欠で不要化が困難。ク用のインダクタが不可欠で不要化が困難。MEMSインダクタの高周波特性を評価。MEMSインダクタの高周波特性を評価。 試作したMEMSインダクタ 斜景 シ ド占占有面積 シ ルド占占有面積 100％ 100 μ m （nH ) 占有面積 0 ％ 占有面積 φ = 200μm ｎ = 1.5 斜景 シールド占占有面積 50％ シールド占占有面積 100％ Q値 ダ クタ ン ス 値 25 ％ 50 ％ 75 ％ 0 ％25 ％ 50 ％ イン ダ 100 ％ 50 ％ 75 ％ 100 ％ 周波数（GHz) 周波数（GHz) （a) インダクタンス値 （b) Q値15
MEMSスイッチと制御用CMOS昇圧回路
マルチバンド/広帯域動作化には、イン ダクタンスや容量値の切り換えが必要 RF CMOS MEMS ダクタンスや容量値の切り換えが必要。 高圧MEMS制御 20 ~ 30 V SW制御 Inductor L MEMS水平スイッチ 昇圧回路 水平 スイッチ 電界 スプリング 支点 Vdd=3.3V 30 PCP‐NCP 10 20 電 圧（ V ） PCP 150 μ m 0 ‐10 出力 電 NCP ‐10 2 4 6 8 負荷電流（μA） NCP 機械動作を確認16
微細
CMOSにおけるチップ間ばらつき
40nmCMOSプロセスで試作したLNAについて評価
mf g f r g g 1 f R of r g g 2 f R v out vin 10 10 LNA 1 m g gm2 1 o r ro2 ~ s v s r gm3 m4 g 3 o r ro3 高利得動作時 → ばらつき小 8 9 8 H ｚ） Vdd = 1 2 V Vdd = 1.3 V LNA 帰還により動作が安定化 6 7 BW (G Hz ) ６ 帯域 （G H Vdd = 1.1 V Vdd = 1.2 V ・ 帰還回路の適用は有効 ・ さらなるばらつきの抑圧には 3 4 5 4 40 ﾁｯﾌﾟ LNAにおける利得と帯域の相関 デジタル回路などによる補償が必要 10 12 14 16 18 20 Gain (dB) 10 12 14 16 18 20 利得（ｄB）17
電源回路
1.0V出力の
LDO電源を実現
LDO電源を実現
参照電圧源も内蔵 ⇒NMOS・PMOSの 閾値電圧差を利用 （a） 電源回路 実測 250 μm x 140 μm （b） 試作チップ 0.18 μm CMOS （c） 入出力特性18
総 括
超微細
CMOSプロセスを用いた
6~30GHz帯の高マイクロ波帯デジタルRF回路技術の確立
微細化による性能向上と低コスト化を可能とするRF回路技術 ① 高マイクロ波帯インダクタレス回路技術 CMOSインバータベース広帯域低雑音増幅回路（LNA） インジェクションロックによる広帯域低位相雑音リングVCO回路 リングVCOを用いた位相同期（PLL）回路 ② MEMSとの融合技術 リングVCOを用いた位相同期（PLL）回路 中空構造MEMSインダクタ素子 中空構造MEMSインダクタ素子 MEMSスイッチ MEMSアクチュエータ制御用CMOS昇圧回路 ③ プロセスばらつき・電源・温度変動に対する耐性の確保 MEMSアクチュエ タ制御用CMOS昇圧回路 LDO電源回路 LDO電源回路 ナノCMOS回路のばらつき特性、スケーラブル特性を秘匿19
