BU8272GUW : アナログスイッチ/ロジックIC

GPIO IC シリーズ

GPIO エキスパンダ IC

BU8272GUW

●概要 GPIO エキスパンダは、IO ポート拡張 IC です。 IO ポートが不足がちなアプリケーションに非常に有効となります。例えば、①I2C の書き込み動作により GPIO 端子の出力 の状態を制御，②I2 C の読み込み動作により GPIO 端子の入力状態を知る、ことができます。 さらに、GPIO の端子状態の変化があった場合に割り込み信号を出力する機能があり、常時監視の必要はなく CPU 負荷を あたえることはありません。その他、パワーオンリセット内蔵・3V トレラント入力・NMOS オープンドレイン出力などの 機能を備えています。 ●特長

1) 400Kbps, 2-Wire serial interface 2) Interrupt output

3) 20-bit General purpose input/output interface 8bit・12bit を別電源で使用可能

●絶対最大定格

※1 _{入力電圧範囲は+0.5V を含め絶対最大定格を超えないこと。}

また、入力電圧は Core 電源（VDD）≦IO 電源（VDDI2C、VDDIO1、VDDIO2）で使用すること

※2 _{Ta=25℃以上で使用する場合は、1℃につき 3.1mW を減じます。} 耐放射線設計はしておりません。 ●推奨動作範囲 特に指定のない限り Ta=-25℃~+85℃ 項 目 記 号 定 格 単 位 備 考 電源電圧 VDD -0.3 ~ +2.5 V - VDDI2C -0.3 ~ +3.5 V - VDDIO -0.3 ~ +3.5 V - 入力電圧 VI -0.3 ~ VDD +0.5 ※1 V CMOS Core -0.3 ~ VDDI2C +0.5 ※1

V CMOS I/O for 2-Wire

-0.3 ~ VDDIO +0.5 ※1 V CMOS I/O

保存温度範囲 Tstg -55 ~ +125 ℃ -

許容損失 PD 310 ※2

mW -

項目 記号 最小 標準 最大 単位 条件

電源電圧範囲（VDD） VVDD 1.65 1.80 1.95 V Core

電源電圧範囲（VDDI2C） VVDDI2C 1.65 - 3.45 V 2-Wire,INT,ADR, XRST 電源電圧範囲（VDDIO1） VVDDIO1 1.65 - 3.45 V GPIO[7:0] 電源電圧範囲（VDDIO2） VVDDIO2 1.65 - 3.45 V GPIO[19:8]

2-Wire 動作周波数 FI2C - - 400 KHz Slave

No.09098JAT01

Not

Recommended

for

New

Designs

●電気的特性

特に指定のない限り VDD=1.8V，VDDIO=3.0V，VDDI2C=3.0V，Ta=25℃

項目 記号 上下限 単位 備考

Min. Typ. Max.

Input H Voltage VIH 0.75xVDDIO - - V -

Input L Voltage VIL - - 0.25xVDDIO V -

Input H Current IIH 0 - 3 A -

Input L Current IIL -3 - 0 A -

Output H Voltage VOH VDDIO－0.2 - - V IOH=-1.0mA Output L Voltage VOL - - 0.2 V IOL=1.0mA SCL クロック周波数 fSCL - - 400 KHz

バスフリータイム tBUF 1.3 - - s

（反復）START 条件

Setup Time tSU:STA 0.6 - - s （反復）START 条件

Hold Time tHD:STA 0.6 - - s SCL Low Time tLOW 1.3 - - s SCL High Time tHIGH 0.6 - - s Data Setup Time tSU:DAT 100 - - ns Data Hold Time tHD:DAT 0 - - ns STOP 条件 Setup Time tSU:STO 0.6 - - s Interrupt Valid tIV - - 0.1 s Interrupt Reset tIR - - 1.0 s Output Data Valid tDV - - 0.8 s Input Data Setup Time tDS 100 - - ns Input Data Hold Time tDH 0 - - s Standby Current ISTBY - - 3.0 A

Not

Recommended

for

New

Designs

● 外形寸法図（VBGA035W040） 図 1 外形寸法図

Not

Recommended

for

New

Designs

●端子配置図 図 2 端子配置図（Bottom View）

F

E

D

C

B

A

1

2

3

4

5

6

VDDI2C

GPIO18

GPIO16

GPIO14

GPIO13

VDDIO2

GPIO12

GPIO19

GPIO17

GPIO15

VDD

ADR

SDA

GND

GND

GPIO11

GPIO10

GPIO8

XRST

_GND

_GND

GPIO9

INT

GPIO2

GPIO4

GPIO6

GPIO7

VDD

GPIO0

GPIO1

GPIO3

VDDIO1

SCL

GND

GPIO5

Not

Recommended

for

New

Designs

●ブロック図 図 3 ブロック図 Input Filter I2C Bus Control Shift Register GPIO [19:8] INT_MASK Interrupt Logic Reset 8bit 12bit 8bit 12bit

Functional Block Diagram

INT SCL SDA VDD Write Pulse Read Pulse GPIO [7:0] VDDIO1 VDDIO2 IN/OUT Control XRST GPIO[7:0] GPIO[19:8] VDDI2C ADR

Not

Recommended

for

New

Designs

●端子機能 1.端子表

PIN No.

Land

number PIN name I/O

Power source system Function Cell Type XRST 1 A1 VDDI2C - - 2 (NC) - - - 3 C3 GND - - 4 C1 ADR IN VDDI2C B -

5 C2 SDA INOUT VDDI2C 2-Wire 用シリアルデータ入出力 A Hi-z

6 D1 SCL IN VDDI2C 2-Wire 用クロック B -

7 D2 XRST IN VDDI2C Reset（Low Active） B L 8 E1 INT OUT VDDI2C 割り込み出力 ※1 C -※3

9 E2 GND - -

10 F1 VDD - -

11 F2 GPIO0 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2 A Hi-z

12 D3 GND - -

13 F3 GPIO1 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2

A Hi-z 14 E3 GPIO2 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2

A Hi-z 15 F4 GPIO3 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2

A Hi-z 16 E4 GPIO4 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2

A Hi-z 17 F5 GPIO5 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2

A Hi-z 18 E5 GPIO6 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2 A Hi-z

19 F6 VDDIO1 - -

20 E6 GPIO7 INOUT VDDIO1 General purpose inout. Pull-up to VDD※2 A Hi-z

21 D4 GND - -

22 D6 GPIO8 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2

A Hi-z 23 D5 GPIO9 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2

A Hi-z 24 C6 GPIO10 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2

A Hi-z 25 C5 GPIO11 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2

A Hi-z 26 B6 GPIO12 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z

27 B5 VDD

28 A6 VDDIO2 - -

29 A5 GPIO13 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2

A Hi-z

30 C4 GND - -

31 A4 GPIO14 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z 32 B4 GPIO15 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z 33 A3 GPIO16 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z 34 B3 GPIO17 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z 35 A2 GPIO18 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z 36 B2 GPIO19 INOUT VDDIO2 General purpose inout. Pull-up to VDD※2 A Hi-z

※1 _{レジスタ設定により、Low Active/High Active 選択と特定 Bit マスク処理を行うことが可能です。} ※2

IOSEL レジスタ=”1”時は VDDIO1（2）電源と同電位で Pull-up してください（IOSEL レジスタについては レジスタ機能説明を参照してください）。 ※3 GPIO 端子の状態によって初期値が変わります（GPIO 端子”H”入力なら、”H”出力）

Not

Recommended

for

New

Designs

2. 端子等価回路図 図 4 端子等価回路図

A

B

C

Not

Recommended

for

New

Designs

●機能説明

1. 2-Wire Bus Interface 1.1 Slave アドレス

SDA、SCL 端子の外部 Pull-up は DVDDI2C と同電位で使用してください。

BU8272GUW の制御は 2-Wire Slave インタフェースを用いて行います。デバイスのアドレス（Slave アドレス）は ADR=”1” 時は「0001111」、ADR=”0”時は「0001000」の 2 種類を選べます。Bit の転送レートは最大 400Kbps の Fast-mode をサポー トします。

図 5 Slave Address

1.2 Bit 転送

SCL が”1”の間で 1Bit のデータ転送をします。Bit 転送時，SCL が”1”の間では SDA の信号遷移は行えません。SCL が”1”で SDA が変化すると、START 条件もしくは STOP 条件が発生し、制御信号と解釈されます。

図 6 Bit 転送

1.3 START 条件・STOP 条件

SDA と SCL が”1”の時、2-Wire バス上でデータ転送は行われていません。この時、SCL が”1”のままで SDA が”1”から”0” へ遷移すると START 条件（S）となりアクセス開始を、SCL が"1"のままで SDA が”0”から”1”へ遷移すると STOP 条件（P） となりアクセス終了を示します。 図 7 START・STOP 条件 SDA SCL SDA安定状態： データ有効 SDA変化 可能 SDA SCL S P START条件 STOP条件 A7 A6 A5 A4 A3 A2 A1 W/R ADR=0 0 0 0 1 0 0 0 0/1 ADR=1 0 0 0 1 1 1 1 2-Wire Slave アドレス

Not

Recommended

for

New

Designs

1.4 Acknowledge

START 条件発生後、8Bit ずつデータ転送を行います。8Bit 転送後、Master は SDA を開放し、Slave は SDA を”0”とするこ とで Acknowledge 信号を返します。

図 8 Acknowledge

1.5. 書き込みプロトコル

書き込みプロトコルを以下に示します。以下の様に BU8272GUW 内の GPIO レジスタアドレスは、Slave アドレスと書き 込み命令を転送した次の 1 バイトで転送します。3 バイト目は 2 バイト目で書き込んだ内部レジスタへデータを書き込み、 4 バイト目以降は自動的にレジスタアドレスがインクリメントされます。ただしレジスタアドレスが最終アドレス（09h） となったときは次のバイトの転送で（00h）となります。転送終了後アドレスはインクリメントされています。

GPIO レジスタアドレスは（00h）で GPIO レジスタの[7:0]、（01h）で GPIO[15:8]、（02h）で GPIO[19:16]に割り振られて います。また、GPIO レジスタアドレスが（02h）時の転送データの MSB 4Bit は破棄され、LSB 側の 4Bit が GPIO ポート に出力されます。 図 9 書き込みプロトコル SCL 1 2 8 9 Masterによる SDA出力 Slaveによる SDA出力

Acknowledg

S START条件

Acknowledg用

クロックパルス

非Acknowledg

S A A A P データ レジスタアドレス Slave アドレス Master側が送信装置 Slave側が送信装置 A=Acknowledge A=非Acknowledge S=START条件 P=STOP条件 R/W=0(書き込み) データ A レジスタアドレス インクリメント レジスタアドレス インクリメント D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 X X X X A3 A2 A1 A0 X X X X X X X 0

Not

Recommended

for

New

Designs

1.6 読み出しプロトコル

Slave アドレスと R/W ビット書き込み後、次のバイトから読み出します。読み出すレジスタは最後にアクセスした次のア ドレスとしそれ以降はインクリメントしたアドレスのデータが読み出されます。アドレスが最終アドレスとなったら次のバ イトの読み出しは 00h のものが読み出されます。転送終了後アドレスはインクリメントされています。GPIO ポート[19:16] を読み出し時はデータの MSB 側 4Bit に 0 が付加され、残りの 4Bit に GPIO ポートの値が出力されます。

1 S A P Master側が送信装置 Slave側が送信装置 A=Acknowledge A=非Acknowledge S=START条件 P=STOP条件 R/W=1(読み出し) データ A データ A Slaveアドレス X X X X X X X D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 レジスタアドレス インクリメント レジスタアドレス インクリメント 図 10 読み出しプロトコル 1.7 複合読み出しプロトコル 内部アドレスを指定した後、再送開始条件を発生させてデータ転送方向を変更し読み出しを行います。それ以降はインクリ メントしたアドレスのデータが読み出されます。アドレスが最終アドレスとなったら次のバイトの読み出しは 00h のものが 読み出されます。転送終了後アドレスはインクリメントされています。 図 11 複合読み出しプロトコル S A A A P Master側が送信装置 Slave側が送信装置 A=Acknowledge A=非Acknowledge S=START条件 P=STOP条件 Sr=反復START条件 R/W=0(書き込み) Sr 1 R/W=1(読み出し) A Slaveアドレス X X X X X X X 0 レジスタアドレス X X X X A3 A2 A1 A0 Slaveアドレス X X X X X X X データ データ レジスタアドレス インクリメント D7 D6 D5 D4 D3 D2 D1 D0 レジスタアドレス インクリメント D7 D6 D5 D4 D3 D2 D1 D0 A

Not

Recommended

for

New

Designs

1.8 Timing Diagram 図 12 Timing Diagram SCL SDA tSU;STA tBUFtHD;STA tLOW tHIGH 1/fSCLK

tSU;DAT tHD;DAT tSU;STO

（反復）

START条件 BIT 7 BIT 6 Ack STOP条件 転送状態

Not

Recommended

for

New

Designs

2. GPIO・INT Interface

Power On 時に Default 値として、GPIO[19:0]は入力モードになります。

InterruptMaskSel レジスタを”1”に設定することにより、特定 Bit の Intterrup Mask が可能になります。 IOSEL レジスタ=”0”時に各 R/W レジスタ値を変更することにより、Read/Write を切り替えます。

IOSEL レジスタ=”1”時には各 GPIO レジスタ値を”1”にすることにより、Read に切り替わる（GPIO ポートの外部 Pull-up は、 VDDIO1（2）と同電位で使用してください）。 図 13 GPIO・INT 制御回路 Data From Shift Register Write Configuration Pulse Read Configuration Pulse XRST S S Read Data Register

Interrupt Logic GPIO[19:0] Interrupt Mask Data From Shift Register S GPO Reg R/W Reg GPI Reg IOSEL Reg I/O電源と同電位で Pull-upして下さい 0 1 0 1 0 1

Not

Recommended

for

New

Designs

2.1 Write To GPIO Port

内部レジスタアドレス設定後、Master から送信されたデータを MSB から書き込みを開始し Acknowledge を返信後に GPIO ポート値を変化させる。

・IOSEL=”1”

IOSEL レジスタ（レジスタ機能説明参照）が”1”の状態では、送信されたデータに”0”が書かれていた Bit のみ Acknowledge 送信後に GPIO ポートからデータ（”0”）を出力します。”1”が書かれていた Bit に対応した GPIO ポートは入力状態（Hi-Z） となっています。

図 14 Write to GPIO port （Pull-up モード）

・IOSEL=”0”

IOSEL レジスタが”0”の状態では、RWSEL レジスタ（レジスタ機能説明参照）の値によりデータの入出力が決定され る為、RWSEL レジスタの各 Bit に”0”を書き込み後、データが GPIO ポートから出力されます。先に、RWSEL レジ スタに”0”の書き込みを行っておけば、データが書かれた直後の Acknowledg 後に GPIO ポートから出力することも可 能です。

図 15 Write to GPIO port （RWSEL モード）

S X X X X X X X 0 Ack MSB Reg Address LSB Ack MSB Data1 (GPIO[7:0]) LSB Ack MSB Data2 (GPIO[15:8]) LSB Ack P

Data2 Valid

1 2 3 4 5 6 7 8 9

SCL

SDA

Start Condition Write Acknowledge From Slave

GPIO [7:0]

Acknowledge From Slave

Acknowledge From Slave

tDV Stop Condition Data1 Valid tDV GPIO [15:8]

S X X X X X X X 0 Ack MSB Reg Address LSB Ack MSB Data1 (GPIO[7:0]) LSB Ack MSB RWSEL = Write Mode LSB Ack P

Data1 Valid

1 2 3 4 5 6 7 8 9

SCL

SDA

Start Condition Write Acknowledge From Slave

GPIO [7:0]

Acknowledge From Slave

Acknowledge From Slave

tDV Stop Condition Data2 Valid GPIO [15:8] tDV

Not

Recommended

for

New

Designs

2.2 Read From GPIO Port

Slave アドレスと R/W ビット書き込み後、次のバイトから GPIO ポートの読み出しを開始する（2-Wire 読み出しプロトコ ルについては 8.1.6 を参照）。Acknowledg 後から次の Acknowledge までの間に確定していたデータが Master に送信される。

図 16 Read from GPIO port

2.3 Interrupt Valid/Reset

GPIO レジスタ値と違う値（初期値は ALL-“1”）が GPIO ポートから入力されることにより、INT 信号が”1”から“0”に変化し、 Acknowledge 送受信後に”1”となる。

INTSEL レジスタ値を変更することにより、High-Active/Low-Active の選択ができます。

図 17 Interrupt Valid/Reset

Stop Condition S X X X X X X X 1 Ack Ack MSB Data3 LSB NA

1 2 3 4 5 6 7 8 9 SCL

SDA

Start Condition Read Acknowledge From Slave

GPIO

Acknowledge From Master Data2

MSB LSB

Data1 Data2 Data3

P

No Acknowledge From Master

tIV tIR

INT

Stop Condition

S X X X X X X X 1 Ack Ack MSB Data1 LSB NA

1 2 3 4 5 6 7 8 9 SCL

SDA

Start Condition Read Acknowledge From Slave

GPIO

Acknowledge From Master Data0

MSB LSB

Data1 Data2

P

No Acknowledge From Master

tDH tDS Data0

Not

Recommended

for

New

Designs

●設定レジスタ 00h～09h 以外のアドレスを設定した場合は、レジスタアドレスは 00h となります。 最終アドレスが 09h だった場合は、次に書き込まれるレジスタアドレスは 00h となります。 XRST を”0”に落とすことにより、設定レジスタ値は Init の値に戻ります。 1. レジスタマップ 2. レジスタ機能説明

Addr Init Type D7 D6 D5 D4 D3 D2 D1 D0

00h ffh R/W GPIO7 GPIO6 GPIO5 GPIO4 GPIO3 GPIO2 GPIO1 GPIO0 01h ffh R/W GPIO15 GPIO14 GPIO13 GPIO12 GPIO11 GPIO10 GPIO9 GPIO8 02h 0fh R/W - - - - GPIO19 GPIO18 GPIO17 GPIO16 03h 00h R/W MASK7 MASK6 MASK5 MASK4 MASK3 MASK2 MASK1 MASK0 04h 00h R/W MASK15 MASK14 MASK13 MASK12 MASK11 MASK10 MASK9 MASK8 05h 00h R/W - - - - MASK19 MASK18 MASK17 MASK16 06h ffh R/W RWSEL7 RWSEL6 RWSEL5 RWSEL4 RWSEL3 RWSEL2 RWSEL1 RWSEL0 07h ffh R/W RWSEL1 5 RWSEL1 4 RWSEL1 3 RWSEL1 2 RWSEL1 1 RWSEL1 0 RWSEL9 RWSEL8 08h 0fh R/W - - - - RWSEL1 9 RWSEL1 8 RWSEL1 7 RWSEL1 6 09h 03h R/W - - - INTSEL IOSEL2 IOSEL1

Symbol Addr Init Description GPIO7 ～ GPIO0 00h ffh GPIO7～0のデータをRead/Writeします GPIO15 ～ GPIO8 01h ffh GPIO15～8のデータをRead/Writeします GPIO19 ～ GPIO16 02h 0fh GPIO19～16のデータをRead/Writeします

Write時のMSB4bitは破棄され、Read時はMSB4bitには"0"が 埋められます MASK7 ～ MASK0 03h 00h 0：GPIO7～0に"0"が書き込まれた場合のInterruptをマスクしません 1：GPIO7～0に"0"が書き込まれた場合のInterruptをマスクします MASK15 ～ MASK8 04h 00h 0：GPIO15～8に"0"が書き込まれた場合のInterruptをマスクしません 1：GPIO15～8に"0"が書き込まれた場合のInterruptをマスクします MASK19 ～ MASK16 05h 00h 0：GPIO19～16に"0"が書き込まれた場合のInterruptをマスクしません 1：GPIO19～16に"0"が書き込まれた場合のInterruptをマスクします

Write時のMSB4bitは破棄され、Read時はMSB4bitには"0"が 埋められます RWSEL7 ～ RWSEL0 06h ffh 0：GPIO7～0をBit毎に出力モードにします 1：GPIO7～0をBit毎に入力モードにします RWSEL15 ～ RWSEL8 07h ffh 0：GPIO15～8をBit毎に出力モードにします 1：GPIO15～8をBit毎に入力モードにします RWSEL19 ～ RWSEL16 08h 0fh 0：GPIO19～16をBit毎に出力モードにします 1：GPIO19～16をBit毎に入力モードにします IOSEL1 09h 1h 0：RWSEL7～0値を有効にします 1：Pull-upモードに切り替えます IOSEL2 1h 0：RWSEL19～8値を有効にします 1：Pull-upモードに切り替えます

INTSEL 0h 0：InterruptをLow Activeに設定します 1：InterruptをHigh Activeに設定します

Not

Recommended

for

New

● Appendix

1. I2C と 2-Wire の違いについて

Open-Drain Inout セルではなく通常の Inout セル（Hi-z、”0”のみ出力）使用し、I2C Interface を実現している。同電位の通信で あるならば、通常の I2C Master 機能を持った IC と BU8272GUW を繋いでも問題なく通信可能である。同様に、I2C Slave 機能 を持った IC と同 BUS 上に繋がっていても問題なく通信可能である。 2. 2-Wire 転送中の ILLEGAL アクセス*1が発生した場合 その時にアクセスしていたデータは破棄されます。再度アクセスを行ってください。 *1_{スタート条件・ストップ条件が連続で発生} Slave アドレス・R/W ビット書き込み時に再送条件・ストップ条件が発生 データ書き込み中に再送条件・ストップ条件が発生 3. 使用しない GPIO ポートの扱いについて

使用していない GPIO ポートは Pull-up するか、GND に落としてください。GND に落とした場合には、Interrupt が発生してし まうため、そのポートに該当する GPIO レジスタに Read アクセスを行う、または Mask レジスタで Interrupt 発生を抑制してく ださい。

使用していない GPIO ポートの電源については、Open にはせず何らかの電源を供給してください。 4. 電源供給時の注意

CORE 電源（VDD）と I/O 電源（VDDI2C、VDDIO1、VDDIO2）への、単独供給は禁止です。

電源供給は CORE 電源から I/O 電源の順に供給してください。また電源起ち下げ時は、I/O 電源から CORE 電源の順に落とし てください。

5. リセット解除タイミング

CORE 電源（VDD）、IO 電源（VDDI2C、VDDIO1(2)）を供給し電源安定後に XRST を解除すること。

VDD VDDI2C、VDDIO1(2) XRST 解除

Not

Recommended

for

New

Designs

●発注形名セレクション

B U 8 2 7 2 G

U

W

- E 2

ローム形名 品番 パッケージ GUW: VBGA035W040 包装、フォーミング仕様 E2: リール状エンボステーピング (Unit : mm) VBGA035W040 MSAB φ0.05 35-φ0.295±0.05 0.08 S S A B 1PIN MARK 4.0 ± 0.1 4.0 ± 0.1 0.9MAX. 0.10 F E D C B A 1 2 3 4 5 6 P=0.5×5 0.75 ± 0.1 0.5 0.75 ± 0.1 P=0.5 × 5

Not

Recommended

for

New

Designs

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を 意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、 身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器(Note 1)、輸送機器、 交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特 定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致し ます。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生 じた損害等に関し、ロームは一切その責任を負いません。 (Note 1) 特定用途となる医療機器分類 日本 USA EU 中国 CLASSⅢ CLASSⅢ CLASSⅡb Ⅲ類 CLASSⅣ CLASSⅢ 2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合で あっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において 次の例に示すようなフェールセーフ設計など安全対策をお願い致します。 ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。 ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。 3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するよう な特殊環境での使用を配慮した設計はなされておりません。従いまして、下記のような特殊環境での本製品のご使用に 関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれ まして十分に性能、信頼性等をご確認ください。 ①水・油・薬液・有機溶剤等の液体中でのご使用 ②直射日光・屋外暴露、塵埃中でのご使用 ③潮風、Cl2、H2S、NH3、SO2、NO2 等の腐食性ガスの多い場所でのご使用 ④静電気や電磁波の強い環境でのご使用 ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。 ⑥本製品を樹脂等で封止、コーティングしてのご使用。 ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に 行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。 ⑧本製品が結露するような場所でのご使用。 4. 本製品は耐放射線設計はなされておりません。 5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に 実装された状態での評価及び確認をお願い致します。 6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ず その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、 本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。 7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、 必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。 8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。 9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは 一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能 又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。 2. はんだ付けはリフローはんだを原則とさせて頂きます。なお、フロー方法でのご使用につきましては別途ロームまで お問い合わせください。 詳細な実装及び基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

Not

Recommended

for

New

Designs

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品の バラツキ等を考慮して十分なマージンをみて決定してください。 2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、 実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路や その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、 保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥 環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの 隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります のでこのような環境及び条件での保管は避けてください。 ①潮風、Cl2、H2S、NH3、SO2、NO2等の腐食性ガスの多い場所での保管 ②推奨温度、湿度以外での保管 ③直射日光や結露する場所での保管 ④強い静電気が発生している場所での保管 2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性が あります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。 3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が 遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する 危険があります。 4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用 ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQR コードが印字されていますが、QR コードはロームの社内管理のみを目的と したものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームに お問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに 関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、 上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を 負いません。 2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権 その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。 2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。 3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で

Not

Recommended

for

New

Designs

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載 される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切 その責任を負いませんのでご注意願います。 2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及び ご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。 3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された 情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

Not

Recommended

for

New

Designs