高効率フルブリッジレス PFC電源および LLC共振回路のEMI低減に関する研究

令和元年度 修 士 論 文

高効率フルブリッジレス

PFC 電源および

LLC 共振回路の EMI 低減に関する研究

指導教員 小林 春夫 教授

群馬大学大学院理工学府 理工学専攻

電子情報・数理教育プログラム

情報通信システム第２研究室

学籍番号

T181D011

大岩 紀行

目次

第

1 章 序論 ... 1

1.1 研究背景 ... 1 1.2 本セクションの構成 ... 1

第

2 章 スイッチング電源回路 ... 2

2.1 概要 ... 2 2.2 定電圧回路 ... 2 2.3 昇圧形コンバータ ... 4

第

3 章 力率改善（PFC）電源 ... 9

3.1 概要 ... 9 3.2 昇圧回路における力率改善 ... 9 3.3 回路動作 ... 10 3.4 通常方式における PFC 電源の課題 ... 12 3.4.1 ダイオード素子について ... 14 3.4.2 ダイオード特性 ... 14

第

4 章 フルブリッジレス PFC 電源による高効率化 ... 16

4.1 概要 ... 16 4.2 フルブリッジレス PFC 回路の動作 ... 16 4.3 フルブリッジレス化に伴う問題 ... 17 4.4 逆電流防止案 ... 17 4.5 フルブリッジレス PFC 回路シミュレーション ... 19 4.6 動作制限電圧𝑉𝑙𝑖𝑚による効率変化 ... 20

第

5 章 PFC 電源の EMI 低減 ... 21

5.1 概要 ... 21 5.2 原理 ... 21 5.3 EMI 低減手法 ... 22 5.4 スペクトラム拡散シミュレーション ... 22 5.5 変調周波数𝑓𝑚と EMI の関係 ... 25

第

6 章 LLC 共振回路の EMI 低減 ... 27

6.1 概要 ... 27 6.2 LLC 回路動作 ... 27 6.2.1 一周期間における動作 ... 28 6.2.2 LLC 特性 ... 33 6.3 LLC 回路における EMI 改善 ... 36

6.4 EMI 低減シミュレーション ... 37 6.5 出力リプル改善方法 ... 40 6.6 変調リプル改善シミュレーション ... 40

第

7 章 まとめ ... 42

追加資料 ... 42

参考文献 ... 46 研究業績 ... 47 謝辞 ... 50

図目次

図2.1 スイッチング損失発生現象 ... 2 図2.2 定電圧回路の分類 ... 3 図2.3 昇圧形コンバータ回路図 ... 4 図2.4 昇圧形コンバータの動作波形 ... 5 図2.5 昇圧形コンバータの各動作における等価回路 ... 6 図2.6 昇圧形コンバータのコイル電流と出力電圧 ... 8 図3.1 力率改善動作 ... 10 図3.2 昇圧型 PFC 電源回路図 ... 11 図3.3 PFC 電源波形 ... 11 図3.4 ハーフブリッジレス PFC 回路図 ... 13 図3.5 ハーフブリッジレス PFC 電源動作波形 ... 13 図3.6 半周期サイクルごとの回路図 ... 14 図3.7 ダイオード特性 ... 15 図4.1 フルブリッジレス PFC 電源回路図 ... 16 図4.2 逆電流発生経路 ... 17 図4.3 逆電流発生波形 ... 18 図4.4 スイッチング制限を施したフルブリッジレス PFC 回路図 ... 18

図4.5 動作制限シミュレーション ... 19 図4.6 フルブリッジレス PFC 回路の動作波形 ... 20 図4.7 制限電圧𝑉_𝑙𝑖𝑚と効率 ... 20 図5.1 スペクトラム拡散によるピーク値低減 ... 22 図5.2 変調クロック信号生成回路 ... 23 図5.3 三角波と変調クロック信号の関係 ... 24 図5.4 制御部における観測点 ... 24 図5.5 EMI 低減シミュレーション ... 25 図5.6 変調周波数と EMI ... 26 図6.1 LLC 電源概要図 ... 28 図6.2 電流共振コンバータの出力特性 ... 28 図6.3 LLC 動作 ... 30~31 図6.4 LLC 動作波形... 32 図6.5 特定動作周波数下での LLC 共振回路の一周期間動作 ... 34~35 図6.6 特定動作周波数下での LLC 共振回路の動作波形 ... 36 図6.7 時比率と出力電圧の関係 ... 37 図6.8 LLC 共振回路図 ... 38 図6.9 時比率変調回路 ... 38

図6.10 LLC 回路における EMI シミュレーション ... 39 図6.11 時比率変調時の出力電圧 ... 39 図6.12 出力改善回路 ... 40 図6.13 出力補正シミュレーション ... 41 図6.14 出力補正導入前後の EMI 比較 ... 41 図7.1 作成回路図 ... 43 図7.2 作成回路写真 ... 43 図7.3 作成回路における動作波形 ... 45

表目次

表2.1 各種電源回路における特徴 ... 3

表3.1 PFC 回路仕様 ... 12

表6.1 LLC 動作状態 ... 29

第

1 章 序論

1.1 研究背景

家庭や工場にて電力供給する商用電源は，高い送電効率のために交流で送電される．これ はその国の事情や規格により様々で，電圧や周波数に差異が出てくる．一方、家電製品や設 備の内部回路においては直流電圧にて稼動し、使用機器によっては僅かな脈流も生じさせ てはならないものも存在する．このため直流と交流の仲立ちを行うAC-DC 電源回路の働き は重要となる． 本稿では主要な電源回路の中でも、スイッチング電源について取り上げる。スイッチング 電源とはトランジスタを使用し、電流電圧を人為的に操作することで出力電力を調整する 回路である。本回路への工学的な主だった要求は、高効率化、小型化、高速応答の３つとい われている。[1][2] 本稿ではその中でも高効率化に主眼を置いた AC-DC 電源回路の研究に 取り組んだ。 研究対象とした LLC 電源回路は力率改善回路と LLC 共振電源から構成される。両回路は 大電力を扱うことから、数％の効率改善が大きな損失改善につながる。また大きな電力を使 用するため、発生する電磁気妨害ノイズも大きくなりやすい。ノイズの抑制は自他回路への 誤動作防止につながるため、重要な改善点となる。本研究では回路シミュレータ SIMPLIS を 用いて、先の二点における改良を検討した。

1.2 本セクションの構成

本セクションでは、第二章で研究対象としたスイッチング電源回路について触れる。第三 章では、スイッチング電源の一種である力率改善回路の動作や問題点を指摘する。第四章で は、力率改善回路の整流ブリッジを変更した際の仕様と結果について述べる。第五章では、 力率改善回路から生じる電磁妨害ノイズを低減方法について述べる。第六章では、LLC 共 振回路での電磁妨害ノイズの低減手法とその問題点について記述する。第七章では、本論文 における結論と課題を述べる。

第

2 章 スイッチング電源回路

2.1 概要

パワーエレクトロニクスはMOSFET などの半導体素子をスイッチとして用い、その開閉 によってエネルギーの流れを制御する技術である。これらスイッチング素子は、その動作か ら原理的に損失なく電力を制御できる。[3] しかし実際にはスイッチング素子にターン・オン、ターン・オフ時間が存在することから、 理想的な動作は行えない。回路中にも配線のインダクタンスや浮遊容量などが存在し、関与 する。これらの作用が図2.1 のようなスイッチング損失やサージ電圧などのノイズを生み出 す原因となり、機器の性能低下につながる。 この問題の抜本的な解決策として、ソフトスイッチング技術が挙げられる。スイッチング 素子がターン・オンあるいはターン・オフする短時間において、スイッチにかかる電圧や通 過する電流を減少させ、損失の低減やサージの発生を抑制する。この方法の考案によって、 高速動作のためにスイッチング速度を向上させた機器には、ソフトスイッチング技術が多 く利用されている。ちなみに、これと対になるターン・オンやターン・オフ時間を考慮しな いスイッチング技術は、ハードスイッチング技術と呼称されている。

2.2 定電圧回路

定電圧回路は電圧安定化回路とも呼ばれ、入力電圧や出力電流が変動したときに出力電 圧𝐸𝑜𝑢𝑡を変化させずに一定にするための回路である。安定化された直流電圧を、負荷である 後段のアプリケーションへ供給する。図2.2 のように定電圧回路は、リニア方式とスイッチ ング方式に分けられる。リニア方式は、シリーズレギュレータとシャントレギュレータに更 図2.1 スイッチング損失発生現象 :一周期間 = × 平均損失 ターン・オン ターン・オフ

に分けられるが、使用頻度の差からシリーズレギュレータが代表されている。[4] 各特徴として、シリーズレギュレータは出力インピーダンスが小さく、安定性も良好では あるが、トランジスタの損失が大きいために効率が良くない。そのため、大きな放熱板が必 要となり、重量も重くなる。 スイッチングレギュレータは、出力インピーダンスがやや大きく、安定性が劣り、過渡 応答速度も遅くなる。シリーズレギュレータとは異なりスイッチングを行うことから、そ の輻射ノイズや伝導ノイズが発生するところも欠点となる。しかし、損失が少なく、非常 に効率が良くなる。また小型で軽量なことから、広範囲の電気機器に利用されている。 図2.2 定電圧回路の分類 表2.1 各種電源回路における特徴 定電圧回路 シリーズレギュレータ スイッチング方式 リニア方式 シャントレギュレータ スイッチングレギュレータ 特徴 シリーズレギュレータ スイッチングレギュレータ 効率 低い(30~80%程度) 高い(85~97%程度) 大きさ・重さ 大きい・重い 小さい・軽い 部品点数 少ない 多い 安定性 良好 普通 変動率 小さい

大きい 昇圧型

出力電圧 入力電圧以下 入力電圧以上も可能 出力リプル電圧 小さい 大きい 過渡応答速度 速い 遅い 絶縁 電源トランスが必要で困難 容易 ワイドレンジ入力 困難 容易

2.3 昇圧形コンバータ

スイッチングレギュレータには、主に二つの方式が存在する。共振を利用する共振型コン バータと、それに属さない非共振型コンバータである。本稿で研究対象とした力率改善回路 は、非共振型コンバータにおけるチョッパ方式電源である。これには入力電圧より低い電圧 を出力する降圧回路、逆に高い電圧を出力する昇圧回路、自在に出力を選択できる昇降圧回 路と三種の形式がある。本稿では、その中でも昇圧回路に取り組んだ。 昇圧型コンバータは図2.3 のような構成をとる。この動作波形を図 2.4、等価回路を図 2.5 に示す。 時刻𝑡𝑜でゲート電圧𝑉𝑔が加えられてスイッチ Q がオンになると、コイルの両端に入力電 圧𝐸𝑖がかかり、励磁される。コイルL には時間に対して線形増加する電流𝑖𝐿が流れるため、 コイルにエネルギーが蓄えられて、時刻𝑡1で最大𝐿𝐼𝑝2⁄ になる。 2 時刻𝑡1でゲート電圧𝑉𝑔がなくなりスイッチQ がオフとなると、コイル電流𝑖𝐿を流し続ける ようにダイオード D がオンし、コイル電流𝑖𝐿は時間に対して直線的に減少し、先の動作で 蓄えられたエネルギーは出力コンデンサC に放出する。この際、入力電圧にコイル電圧が 加算され、出力電圧で取り出される。 時刻T になると、コイル電流𝑖𝐿は時刻𝑡0と同じ電流値になるため、コイルに蓄えられたエ ネルギーは時刻𝑡0の初期値に等しくなる。ここで、再びゲート電圧𝑉𝑔が加わり、時刻𝑡0の動 作に戻る。スイッチQ がオン期間に蓄えたエネルギーと、オフ期間に放出したエネルギー は等しく、この動作を一定の周波数で繰り返し、負荷に電力を供給する。 図2.3 昇圧形コンバータ回路図

L

D

Q

C

図2.4 昇圧形コンバータの動作波形

0

0

0

0

0

0

t

t

t

t

t

t

1

2

_T

図2.5 昇圧形コンバータの各動作における等価回路 以上の時刻時刻𝑡0からT までの電流連続モードの昇圧動作を、式を用いて導出する。導出 の文字を下記のように定義し、図2.4 に求めた各動作波形をまとめた。 𝑇𝑜𝑛:スイッチ Q のオン期間 𝑇𝑜𝑓𝑓:スイッチ Q のオフ期間 T：スイッチ Q の一周期間 𝑖𝐿:コイルを流れる電流 𝐼𝐿:コイル電流𝑖𝐿の平均値 𝑖𝐿:コイル電流𝑖𝐿の交流成分 𝐼𝑖𝑛:平均入力電流 𝐼𝑜𝑢𝑡:出力電流 𝑖𝑄:スイッチ Q の電流 𝑖𝑄𝑝:スイッチ Q のピーク電流 𝑉𝑄𝑝:スイッチ両端のピーク電圧 D:時比率（デューティレシオ） これらを用い、スイッチQ のオン期間によるコイルへの増加したエネルギーと、オフ期 間による放出したエネルギーが同じことから、 𝐸𝑖𝑛𝐼𝐿𝑇𝑜𝑛 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛 𝐼𝐿𝑇𝑜𝑓𝑓 (1) 𝐸𝑖𝑛𝐼𝐿 𝑇𝑜𝑛+ 𝑇𝑜𝑓𝑓 𝐸𝑜𝑢𝑡𝐼𝐿𝑇𝑜𝑓𝑓 (2) これより出力電圧𝐸𝑜𝑢𝑡は 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛+ 𝑇𝑜𝑛 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 𝑇 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 1 𝐷′𝐸𝑖𝑛 (3) となる。理想状態よりエネルギー損失が無いので、𝐸𝑖𝑛𝐼𝑖𝑛 𝐸𝑜𝑢𝑡𝐼𝑜𝑢𝑡より L C 動作状態1 ( ) L C 動作状態2 ( )

𝐼𝑖𝑛 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛 𝐼𝑜𝑢𝑡 1 𝐷′𝐼𝑜𝑢𝑡 (4) ここでコイルに流れる電流と、スイッチへの作用は 𝑖𝐿 𝐸𝑖𝑛𝑇𝑜𝑛 𝐿 𝐸𝑖𝑛 𝐷𝑇 𝐿 (5) 𝑖𝑄𝑝 𝑖𝐷𝑝 𝐼𝑖𝑛+ 𝑖𝐿 2 𝐼𝐿+ 𝑖𝐿 2 𝑇 𝑇𝑜𝑛 𝐼𝑜𝑢𝑡+ 𝐸𝑖𝑛 𝐷𝑇 2𝐿 1 𝐷′𝐼𝑜𝑢𝑡+ 𝐸𝑖𝑛 𝐷𝑇 2𝐿 (6) 𝑉𝑄𝑝 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛 𝐷′ (7) 実際の回路では、スイッチやダイオード、コイルには損失抵抗が存在する。スイッチのオ ン期間における入力電源の内部抵抗やスイッチのオン抵抗などの等価抵抗を𝑟1、スイッチの オフ期間におけるダイオードのオン抵抗などの等価抵抗を𝑟2とおく。コイルに発生する電圧 𝑉𝐿とすると、スイッチの切り替わりで電位は同じなので 𝐸𝑖𝑛 𝐼𝐿𝑟1 𝑇𝑜𝑛 𝑉𝐿𝑇𝑜𝑓𝑓より 𝑉𝐿 𝑇𝑜𝑛 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 𝐼𝐿𝑟1 (8) また𝐼𝐿𝑇𝑜𝑓𝑓 𝐼𝑜𝑢𝑡𝑇よりコイル電流𝐼𝐿は 𝐼𝐿 𝑇 𝑇𝑜𝑓𝑓 𝐼𝑜𝑢𝑡 (9) となる。一方、出力電圧𝐸𝑜𝑢𝑡は 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛+ 𝑉𝐿 𝐼𝐿𝑟2 (10) となり、これまでの式(8)(9)を式(10)代入すると 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛+ 𝑇𝑜𝑛 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 𝐼𝐿𝑟1 𝑇 𝑇𝑜𝑓𝑓 𝐼𝑜𝑢𝑡𝑟2 T 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 𝐼𝐿( 𝑇𝑜𝑛 𝑇𝑜𝑓𝑓 𝑟1+ 𝑟2) T 𝑇𝑜𝑓𝑓 𝐸𝑖𝑛 ( T 𝑇𝑜𝑓𝑓 𝐼𝑜𝑢𝑡) ( 𝑇𝑜𝑛 𝑇𝑜𝑓𝑓 𝑟1+ 𝑟2) 𝐸𝑖𝑛 𝐷′ 𝐼𝑜𝑢𝑡 𝐷′ ( 𝐷 𝐷′𝑟1+ 𝑟2) (11) ここで出力インピーダンス𝑍𝑜𝑢𝑡を求めると 𝑍𝑜𝑢𝑡 𝜕𝐸𝑜𝑢𝑡 𝜕𝐼𝑜𝑢𝑡 1 𝐷′( 𝐷 𝐷′𝑟1+ 𝑟2) 1 𝐷′2 𝐷𝑟1+ 𝐷 ′𝑟2 𝑟 𝐷′2 (12) この式を用いて出力電圧𝐸𝑜𝑢𝑡を求めると 𝐸𝑜𝑢𝑡 𝐸𝑖𝑛 𝐷′ 𝐼𝑜𝑢𝑡𝑍𝑜𝑢𝑡 𝐸𝑖𝑛 𝐷′ ∙ 1 1 +𝑍𝑜𝑢𝑡 𝑅𝑜𝑢𝑡 ⁄ (13) また、この時の電力効率ηは

η 𝐸𝑜𝑢𝑡𝐼𝑜𝑢𝑡 𝐸𝑖𝑛𝐼𝑖𝑛 𝐸𝑖𝑛 𝐸𝑖𝑛𝐷′ ∙ 1 1 +𝑍𝑜𝑢𝑡 𝑅𝑜𝑢𝑡 ⁄ ∙𝐼𝑜𝑢𝑡𝐷 ′ 𝐼𝑜𝑢𝑡 1 1 +𝑍𝑜𝑢𝑡 𝑅𝑜𝑢𝑡 ⁄ (14) となる。 最後に、出力電圧中のリプル電圧 𝑒𝑜𝑢𝑡を求める。図2.6 において、リプル電圧 𝑒𝑜𝑢𝑡はダ イオードのオフ期間に出力電流が放出される出力電圧の低下分から求められる。 𝑒𝑜𝑢𝑡 | 𝜕𝑒𝑜𝑢𝑡 𝜕𝑡 | 𝑇𝑜𝑛 𝑒𝑜𝑢𝑡𝐷𝑇 𝐶𝑅𝑜𝑢𝑡 𝐸𝑜𝑢𝑡+ 𝑒𝑜𝑢𝑡⁄ 𝐷𝑇2 𝐶𝑅𝑜𝑢𝑡 𝐷𝑇 𝐶𝑅𝑜𝑢𝑡 𝐸𝑜𝑢𝑡 (15) 図2.6 昇圧形コンバータのコイル電流と出力電圧

T

T t t 0 0

第

3 章 力率改善（PFC）電源

3.1 概要

商用電源を受ける電源回路は、交流電圧から直流電圧へ変換するいわゆるAC-DC 変換が 大きな役割となる。その為、商用電源からの影響を大きく受けるので、想定される諸問題へ の対策を講じる必要性もある。一方で、送電機器へ与える影響に対しても考慮した設計が求 められている。特に大電力機器では、サージ電圧などの大きく影響を及ぼす要因がなくとも、 発生するノイズが大きいことから損失を与える。電源回路ではこうした対策のために、力率 改善(PFC: Power Factor Correction)回路が用いられる。

力率とは交流電力の電圧と電流の位相差を示す指標で、式(16)のように表される。 （力率の定義）＝実効電力 皮相電力＝ ∫(𝑉̇ ∗ 𝐼̇)𝑑𝑡 𝑉̅ ∗ 𝐼̅ (16) 理想状態であるなら、両波形が正弦波であることから力率は 1 となる。実際にはノイズや 回路動作により電流波形が歪むため、力率を1 に近づける必要性が出てくる。 PFC 回路の利用箇所は、主に前述に出た工場設備や大型家電など商用電源を受ける回路 に用いられる。この他、無停電電源(UPS: Uninterruptible Power Supply)と呼ばれる停電 時に機器を保護しつつ電源を落とす電源にも利用されており、インフラ設備にも活用され ている。

3.2 昇圧回路における力率改善

本稿で用いられているコンデンサ・インプット型と呼ばれる方式は、出力側に平滑コンデ ンサを挿入し出力電圧の変動を抑制させる。単純な構成と低コストであることから、家庭用 や産業用を問わず様々な電気機器で使用されている。[5] 短所としては、入力電流が大きく ひずんでしまう。図3.1(1)に動作中の波形を示すと、出力電圧は平滑コンデンサからのみ電 力供給されている期間もあるので、徐々にその電位は減少してくる。平滑コンデンサの電位 が減少していく中で、タイミングによって入力電圧より下回る地点が出てくる。[5] 電位の 大きさが逆転期間のみ入力電流が流れるため、急峻な波形となって発生する。このような高 調波電流が、力率を大きく低下させる原因となっている。 図3.1(2)の PFC 回路では、高調波電流の発生防止のために、入力電圧の正弦波と同波形 の入力電流を形成させる。これにより高い力率を得られ、無駄なく電力を供給できる反面、 回路が複雑化する。

図3.1 力率改善動作 (1)コンデンサ・インプット型電源 (2)昇圧型 PFC

3.3 回路動作

PFC 電源は、図 3.2 のような回路構成をとる。パワー段では、入力電圧はダイオードブ リッジを通って、正弦波が全波整流される。この電圧が昇圧機構と平滑コンデンサにより、 アプリケーションに合わせた大きさの出力電圧𝑉𝑜𝑢𝑡に変換される。前述のために出力電圧に はリプルが発生するが、一般に次段にはDC-DC 電源が接続される為、大きな問題にはなら ない。制御部では、出力電圧をフィードバックした信号𝑉𝑟が基準電圧𝑉𝑟𝑒𝑓と比較増幅され， さらに整流正弦波𝑉𝑥と掛け算される．この掛け算器の出力は𝑉𝑥と相似波形であり，さらにイ ンダクタ電流𝐼𝐿と比較される．この後に通常のスイッチング電源と同様に、鋸歯状波

SAW(Sawtooth wave)と比較される．こうして生成された PWM(Pulse Width Modulation) 信号が、ゲートドライバを介してスイッチング信号となる． インダクタ電流𝐼𝐿と掛け算器の出力の比較からスイッチまでのループは電流制御ループ である．これは平均電流に関わる制御を行っているもので，入力電流からフィードバックを かけている．さらに出力制御を利用するため，フィードバック信号𝑉𝑟を含めた電圧制御ルー プをつけることになる． 𝑉𝑖𝑛 𝐼𝑖𝑛 𝑉𝑜𝑢𝑡 C 𝑅𝑜𝑢𝑡

(1)コンデンサ・インプット型電源

𝑉

_𝑖𝑛

𝐼

_𝑖𝑛

𝑉

_𝑜𝑢𝑡 L 𝑅𝑜𝑢𝑡 C 𝐼_𝑖𝑛 𝑉𝑖𝑛 𝑉_𝑜𝑢𝑡

(2)昇圧型PFC

図3.3 は PFC 回路のシミュレーション波形、表 3.1 は PFC 回路パラメータである。商用 電源である入力電圧と同波形の入力電流が形成されている。また昇圧比は 4 倍をとってい ることから、400V の直流電圧が出力されている。本結果から効率を算出したところ、76.4% であった。 図3.2 昇圧型 PFC 電源回路図 Noise Filter

Error Amp1

Error Amp2

Vr Vout Vin

Gate

Driver

Integration

Circuit

Clock

generator

Vr

PFC

Diode

Bridge

V in / V -100 50 Ii n / A -4 2 V o / V 360 420 time/mSecs 5mSecs/div 500 505 510 515 520 525 530 535 540 V o / V 399 403 V in [V ] Iin [A ] V ou t[ V ] 50 -100 2 -4 420 300 403 399 500 505 510 515 520 525 530 535 540 Time[ms] 142V 4A 4V 拡大

表3.1 PFC 回路仕様

3.4 通常方式における PFC 電源の課題

図3.2 にもあるが通常の PFC 電源には、パワー段には全波整流の為にダイオードブリッ ジを利用している。使用しているダイオードには、閾値電圧からくる導通損失が存在する。 これはパワー段中の主要部品を比較して、最も大きな損失割合を占めている。一般にブリッ ジ整流器の改善で、全体の効率は1~2%程の上昇が見込まれると言われている。ソフトスイ ッチングと同期整流を用いた現行のPFC 回路は効率 92~96%を誇っており、効率改善のた めの主要箇所となる。 この問題の有効策として、ハーフブリッジPFC 電源が挙げられる。図 3.4 の回路構成を 持ち、ダイオードブリッジのローサイド側をMOSFET に置換している。MOSFET では生 じる電圧が飽和電圧になるので、閾値電圧に依存するダイオードより損失低減が見込まれ る。本回路では交流電圧が入力されることから、半周期ごとにブリッジに流れる電圧サイク ルが変化するが、図3.5 のように通常方式と動作波形は大きく変わらない。これはサイクル の変化への対応策として、切り替えられても図3.6 の回路構成を保ち、二つのスイッチング が交互に行われ続けるため、動作が破綻することはない。[7] 損失低減以外のメリットは、 ブリッジ部で昇圧機構をとれることから、集約した分の回路規模縮小につながる。デメリッ トとしては、通常のPFC 電源よりも複雑な制御が要求される。

Parameters

Simulation Value

Vin

100 Vrms@50Hz

Vout

396 V

Iout

1.33 A

L

2.0 mH

C

330 μH

Fck

100 kHz

図3.4 ハーフブリッジレス PFC 回路図 図3.5 ハーフブリッジレス PFC 電源動作波形

PFC

circuit

Vin sw1 sw2 Rout D1 D2 Q1 Q2 V in / V -100 50 Ii n / A -6 2 V o 2 / V 360 420 time/mSecs 5mSecs/div 205 210 215 220 225 V o 2 / V 399 402 V in [V ] Iin [A ] V ou t[ V ] 50 2 -6 420 360 402 399 205 210 220 225 -100 拡大 142V 4A 2.5V 215 Time[ms] P W M P / V 0 1 2 3 4 5 time/mSecs 5mSecs/div 205 210 215 220 225 P W M N / V 0 1 2 3 4 s w1 [V ] s w2 [V ] 5 205 210 215 220 225 Time[ms] 4 3 2 1 0 0 1 2 3 4

図3.6 半周期サイクルごとの回路図

3.4.1 ダイオード素子について

ダイオードは、P 形 N 形それぞれの半導体を接合させて製造される。これによって作成 された素子は，内部エネルギーの差から一方向にしか電流が通らない性質である順方向特 性が生まれる。また反対方向からの電流は通れない逆方向特性を有する。これらの性質から、 電源回路では任意の電流ループを作り出すなど電流の操作に活用されるスイッチングダイ オードや、商用電圧である交流成分を直流成分へ変換する整流ダイオードとして用いられ る。

3.4.2 ダイオード特性

ダイオードには、図3.7 のような特性を有する。ダイオードの導通には、閾値電圧と呼ば れる一定の電圧以上の電圧が必要になる。[8] 閾値電圧の値は使用した素材にも依存し、シ リコンでは約0.8V、昨今の産業界で導入が進んでいるシリコンカーバイド(SiC)では約 0.4V と異なる。しかし導通する電流の大きさは順方向電圧への依存が少ないため、閾値電圧の大 きさがダイオードにおける導通損失を左右する一因となっている。

Vin

L

Q1

SW1

D1

Ro

Co

SW off

SW on

電流

図3.7 ダイオード特性

V

I

:順方向電圧

第

4 章 フルブリッジレス PFC 電源による高効率化

4.1 概要

第3 章では PFC 電源の概要と、従来技術の整流ブリッジの改良について紹介した。しか し、ハーフブリッジレスPFC 電源ではダイオードにおける損失を完全に取り除けてはいな い。本研究では、ダイオードブリッジをより低損失に改善できないかを考え、ハイサイド側 におけるダイオードもMOSFET に置き換え、より効率改善が行える PFC 電源ができない かを検討した。本稿では、整流ブリッジ中のダイオードをすべて MOSFET にすることか ら、以後この回路方式をフルブリッジレスPFC 電源と呼称する。

4.2 フルブリッジレス PFC 回路の動作

フルブリッジレスの回路図を、図4.1 に示す。制御においては、ハーフブリッジレス方式 と同様に通常方式の制御回路と変わらない構成である。整流ブリッジ内のスイッチで、出力 の調整とPFC 動作である入力電流波形の操作が行われる。 これに、ハイサイドMOSFET も電流導通のタイミングでオンとなるようスイッチングさ せる。より複雑な制御を要求されてしまいうが、最小限の損失で整流ブリッジを通電させる ことができる。 図4.1 フルブリッジレス PFC 電源回路図

Vin

PFC

circuit

sw1

sw2

sw3

sw4

Rout

Q1

Q3

Q2

Q4

4.3 フルブリッジレス化に伴う問題

回路シミュレーションを行った結果、回路構成から正常な動作が行えないことが確認さ れた。正常な動作が行えていないパラメータは、出力電流である。本来の出力電流波形は、 スイッチング動作から僅かなリプルは生じるが、近似すると直流波形となる。それが本回路 では、図4.2 のように出力側から入力側に流れる逆電流が生じてしまっていた。 シミュレーションで検証した結果、ハイサイド側MOSFET のスイッチングが問題と考え られる。昇圧回路は前述の通り、入力電圧より出力電圧が高い関係となる。電流は一部の例 外を除いて、電位が高い箇所から低い箇所に流れ込み、昇圧回路は逆電流を防止する役割を ダイオードが担っている。フルブリッジレス化に伴い、逆電流を防止していたダイオードを MOSFET に置換してしまったことで、本問題が生じてしまったと考えられる。

4.4 逆電流防止案

逆電流は、シミュレーション上で入力電圧のゼロクロス付近での発生していた。本稿で用 いている昇圧回路の仕様から、ハイサイド側MOSFET にはゼロクロス時に最大 400V 近い 電圧がかかることになる。よって、この問題の為に大きな電位差が生じないよう回路を調整 する必要性がある。 本稿では対策として、図4.3 のように入力電圧の値が一定電圧𝑉𝑙𝑖𝑚を上回るまでハイサイ ド側MOSFET が動作しないよう制限をかけた。一部動作期間ではダイオードを使用するこ とにはなるが、全期間においてダイオードを使用するよりも損失を削減できる。回路構成も 図4.4 へ変更されることから、制御が複雑になる。制御ループの損失が増加することになる が、パワー段で扱う電力と比べると小さいため、ブリッジレス化の方が効率改善の効果が高 いと考えられる。

PFC

circuit

Rout

sw4

sw2

sw1

sw3

Vin

図4.3 逆電流発生波形 図4.4 スイッチング制限を施したフルブリッジレス PFC 回路図

Vin

H-SW

L-SW

Iout

逆電流

t[s]

V

_Lim

Controler

PFC

circuit

Rout sw1 sw2 sw3 sw4 Vin

4.5 フルブリッジレス PFC 回路シミュレーション

入力電圧と比較される動作制限電圧𝑉𝑙𝑖𝑚を20V に設定した際のスイッチング動作は図 4.5 のようになり、動作結果は図 4.6 のようになった。制限されたスイッチ動作は入力電圧が 𝑉𝑙𝑖𝑚を上回るまで、機能していることが見てとれる。シミュレーション結果は、一部のハイ サイドのスイッチング動作を制限はしているが、通常のPFC 動作と遜色の無い波形となっ ている。算出された効率は 98%になっていることから、通常の方式は勿論ハーフブリッジ レス回路よりも高く、損失低減を確認した。 図4.5 動作制限シミュレーション U 6 -O U T / V 0 1 2 3 4 5 time/mSecs 5mSecs/div 25 30 35 40 45 U 3 2 -O U T / V 0 1 2 3 4

Time(ms)

40

35

30

25

20

45

5

0

0

100

-100

5

5

5

0

0

0

Switching

Pulse at sw1

Switching

Pulse at sw2

Switching

Pulse at sw3

Switching

Pulse at sw4

V

_Lim

-V

_Lim

Vin

(V)

(V)

(V)

(V)

(V)

4.6 動作制限電圧𝑉

_𝑙𝑖𝑚

による効率変化

前節では、フルブリッジレスPFC の動作に動作制限電圧𝑉𝑙𝑖𝑚を導入したことで、正常動 作を行えるようになった。しかし値の大きさによっては、ハイサイド側のスイッチ動作のオ フ時間が増加し、ハーフブリッジレス回路動作に近づく。本節では、𝑉𝑙𝑖𝑚の変化によって回 路効率にどのような変化が生じるのかを検証した。動作仕様は、前節のフルブリッジレス PFC 回路と同様のまま行った。 動作制限電圧𝑉𝑙𝑖𝑚を変化させた際の効率を図4.7 にまとめた。予測通り𝑉𝑙𝑖𝑚が上昇するほ ど、効率は減少していく傾向にある。フルブリッジレスPFC 回路の効率を考えるなら、逆 電流が生じず、最大効率が出る𝑉𝑙𝑖𝑚 20Vに設定しなければならないことが確認できた。 図4.6 フルブリッジレス PFC 回路の動作波形 図4.7 制限電圧𝑉𝑙𝑖𝑚と効率 V in / V -100 50 Ii n / A -6 2 V o / V 360 420 time/mSecs 5mSecs/div 25 30 35 40 45 50 55 60 V o / V 388 396 V in [V ] Iin [A ] V ou t[ V ] 50 2 -6 420 360 396 388 20 -100 30 25 35 40 45 50 55 60 拡大 142V 4A 3V Time[ms] 97 97.2 97.4 97.6 97.8 98 98.2 98.4 98.6 98.8 99 20 30 40 50 60 70 80 90 100 効率 (% ) Vlim (V)

第

5 章 PFC 電源の EMI 低減

5.1 概要

20 世紀に入り、有線あるいは無線による通信や放送の保護の観点から電磁干渉 EMI: Electro-magnetic Interference の概念が生まれた。1960 年代までは送電線路や蛍光灯が主な 干渉源とされた。これらの影響により電話やテレビ、ラジオ放送の音質や画質の劣化から、 緊急通信や航海航法システムへの障害となっていた。当時の対策として、基本的に周波数割 り当てを採用したことで問題解決を図った。 しかし 20 世紀後半には、多岐にわたる高周波源が出現した。それはコンピュータを含む デジタル制御装置やインバータ制御機器を始めとしたもので、特定周波数の信号を生成、使 用することが定常的な脅威となった。その後、衛星データ通信や移動体通信などの高度な通 信、生命に関わる医療電子機器が増加していく傾向にあったことから、本格的に規格や規制 が厳密になる流れとなった。[9] また、時代とともにシステム内部が複雑化したことで、製品内でも EMI の問題が登場す るようになった。システム内の干渉源と干渉を受けやすい部分とを近接して配置すること で、システム内 EMI が問題を起こす事があるのだ。これにより、開発者は設計段階から干 渉問題を視野に入れることとなった。

5.2 原理

EMI の低減には、主に二つの手法が用いられる。一つはシールド・ケースなどの物理的 な遮断方法で、簡易な設置で大きな遮断効果がある。もう一つは、フィルタなどの回路シス テムを用いた遮断方法で、EMI ノイズの発生を断つものである。本稿では後者の方法であ るスペクトラム拡散を用いて、EMI 低減のアプローチを行う。 高調波ノイズは動作回路特有の周期で発生するため、ノイズエネルギーは特定の地点に 集約されている。これに対してスペクトラム拡散を利用し、ノイズエネルギーの大きさの減 少を試みる。スペクトラム拡散技術は、図5.1 のようなノイズスペクトラムを近傍の周波数 に分散させる技術である。これによりエネルギー総量を変えることなく、ノイズのピーク値 だけを下げることができる。

図5.1 スペクトラム拡散によるピーク値低減 (1)スペックトラム拡散前 (2)スペクトラム拡散後

5.3 EMI 低減手法

本稿では今後の動向から、スイッチングノイズにおけるEMI 低減策を考案する。PFC 回 路では PWM 制御を用いることから、クロック信号を用いる。クロック信号がスイッチン グ波形の周期を決定することから、動作周波数を決める要因となっている。PFC 電源では、 PWM を一定にして動作させることから、スイッチングノイズが非常に大きく発生する。 PFC 回路に使用される PWM 制御は、クロック信号のパルス幅のみを変更し制御する。 一定周波数になるよう SAW 波形は、制御部に存在する電圧制御発振器(VCO: Voltage Controlled Oscillator)に直流電圧を入力し作成される。これに対しスペクトラム拡散には、 周波数を不定化させた周波数変調(FM: Frequency Modulation)信号を用いる。本稿では、 線形変化を伴う周波数変調であるリニア変調を採用した。リニア変調周波数𝑓𝑜は、基本周波 数𝑓𝑐と変調周波数𝑓𝑚を用いると式(17)のように表される。 𝑓𝑜 𝑓𝑐+ 𝑓𝑚 (17) 5.4 スペクトラム拡散シミュレーション 図5.2 のように、制御部における VCO に三角波を入力した。三角波の入力は式(17)を満 たし、図5.3 のように VCO の出力をリニア変調信号にできる。三角波の基本周波数𝑓𝑐は固 定クロック信号時と同一の周波数 100kHz に設定し、任意の周波数が出力されるよう三角 波の大きさを調整する。入力された三角波の大きさ最大時に設定した変調周波数𝑓𝑚を加え た周波数信号、最小時に𝑓𝑚を引いた周波数信号が出力される。観測点を図 5.4 の PWM 信 号におき、フーリエ変換した際のスペクトラムを確認した。

A

mpli

tud

e

Frequency

Frequency

A

mpli

tud

e

(1)

(2)

変調信号𝑓𝑚を0.0kHz と 10.0kHz に設定した際のシミュレーション結果は、図 5.5 とな った。変調信号を使用する前後で、全体のノイズレベルが減少していることが分かる。特に エネルギーが集約される100kHz 地点の信号では、変調前の 80mV から 16mV へ低減され、 19.6dB の低減が確認された。また近傍の周波数帯では、変調以前より上昇する箇所もある。 法規の対象がスペクトラムの大きさであることから、最大値を更新しない限りEMI 対策の 効果はあると判断される。 デメリットとしては、クロック信号が変化したことから、出力電圧へわずかに変化が生じ る。変調信号𝑓𝑚を0.0kHz と 10.0kHz にした際の出力電圧である。変調信号を用いた影響 でリプルは上昇するが、1mV 以下であることから出力電圧の 0.001%以下である。これより 変化は無視できるものと考えられる。 図5.2 変調クロック信号生成回路 変調クロック信号 𝑓 𝑡

Triangle

wave

VCO

図5.3 三角波と変調クロック信号の関係 図5.4 制御部における観測点

F

M

C

lo

ck

[V]

[V]

𝑓

_𝑐

[s]

Time[s]

T

ri

a

n

g

le

W

a

ve

1 𝑓

𝑜

𝑓

_𝑐

+ 𝑓

_𝑚

𝑓

_𝑐

𝑓

_𝑚

Error Amp

Iin’

Vout’

Comp

PWM

Switching

Element

SAW

Generator

図5.5 EMI 低減シミュレーション (1)𝑓𝑚 0kHz (2)𝑓𝑚 10𝑘𝐻𝑧

5.5 変調周波数𝑓

_𝑚

と

EMI の関係

前節では、スペクトラム拡散技術を導入する前後での効果検証を確認した。本節では、変 調𝑓𝑚が10.0kHz に至るまでの変化をシミュレーションし、結果を図 5.6 にまとめた。 スペクトラム拡散前後でもエネルギーの総量は変化しないことから、変調周波数𝑓𝑚とノ イズの大きさの関係は反比例の関係となる。そのため変調周波数𝑓𝑚が一定の値を超えると、 効果が小さくなってしまう。本稿では、𝑓𝑚 3.0kHzを超えると-1dB/kHz 以下の効果となり、 大きな低減が得られにくいことが算出された。 Frequency/kHertz 100kHertz/div 0 100 200 300 400 500 600 700 800 S p e c tr u m (P W M ) / 1m 10m 100m 1 1 100m 10m 1m 0 100 200 300 400 500 600 700 800 Frequency[kHz] S p e c tr u m [V ] Frequency/kHertz 100kHertz/div 0 100 200 300 400 500 600 700 800 S p e c tr u m (P W M ) / 1m 10m 100m 1 1 100m 10m 1m 0 100 200 300 400 500 600 Frequency[kHz] S p e c tr u m [V ] 700 800

(1)

(2)

図5.6 変調周波数と EMI 0 10 20 30 40 50 60 70 80 90 0 2 4 6 8 10 電圧｛ V ｝ 変調周波数｛kHz｝

第

6 章 LLC 共振回路の EMI 低減

6.1 概要

LLC 共振回路は二つのコイル L と一つのコンデンサ C が共振させることから名づけられ ている。回路の構成素子が比較的少なく低コストで使用できることから、内部電源で使用さ れやすい。電圧共振を行う利点として、スイッチングをゼロボルトスイッチング（ZVS: Zero Voltage Switchig）が挙げられる。また出力電圧をスイッチング周波数の変化で制御してい ることから、SMZ（soft-switched multi-resonant zero-cross）コンバータと呼ばれること もある。また、前述のPFC 回路と組み合わせた図 6.1 の LLC 電源は、多くのサーバ機器に 利用されている。

6.2 LLC 回路動作

一次回路はハーフブリッジ構成であり、二つのスイッチの接続点とアース間にトランスL と共振コンデンサC が直列に接続されている。二つのスイッチは交互に時比率 50％でオン とオフと繰り返し、二次側に電力を給電する。二次回路はトランスから伝播した電圧をダイ オードで全波整流を行い、出力される。出力電圧は、時比率を一定に維持したまま動作周波 数の変更から、一定になるよう制御をかけている、 電流共振コンデンサ𝐶𝑖の容量が動作周波数に対し十分に大きく、交流に対し短絡状態にあ るとき、時比率50％より入力電圧の半分の直流電圧 V/2 が生じる、共振コンデンサ自体の 容量がある程度小さいとき、励磁インダクタンス𝐿𝑝と共振するため共振電圧△ 𝑉𝑐𝑖が発生す ると、式(18)のように表せる。 𝑉𝑐𝑖 𝐸𝑖 2+△ 𝑉𝑐𝑖 (18) 励磁インダクタンス𝐿𝑝にはリーケージインダクタンス𝐿𝑠1と分割された電圧𝑉𝐿𝑝が生じる。こ れを式(19)に表すと 𝑉𝐿𝑝 𝐿𝑝 𝐿𝑝+ 𝐿𝑠1 [𝐸𝑖 ( 𝐸𝑖 2+△ 𝑉𝑐𝑖)] 𝐿𝑝 𝐿𝑝+ 𝐿𝑠1 (𝐸𝑖 2 +△ 𝑉𝑐𝑖𝜀 𝑗𝜋_{) (19)} この式(19)より動作周波数がインダクタンス𝐿𝑝+ 𝐿𝑠1と電流共振コンデンサ𝐶𝑖の共振周波数 ｆ付近になると、共振電圧△ 𝑉𝑐𝑖𝜀𝑗𝜋が最大となり、𝑉𝐿𝑝も最大となる。動作周波数を変化させ た際の出力特性は図6.2 のようになる。また動作周波数が一定以上になると電流共振コンデ ンサ𝐶𝑖が短絡状態になるため、共振電圧△ 𝑉𝑐𝑖𝜀𝑗𝜋がゼロになり𝑉𝐿𝑝は最小値になる。これより 出力電圧は𝑉𝐿𝑝に依存するため、図6.2 のような特性をとる。なお、𝑓1は二つのコイルと一つ

図6.1 LLC 電源概要図 図6.2 電流共振コンバータの出力特性

6.2.1 一周期間における動作

一周期の動作は表6.1 のように分けられ、この際の各動作における等価回路は図 6.3 のよ うになる。 時刻𝑡0でスイッチQ1 にゲート電圧が印加されると、コイルが励磁され、励磁電流𝑖𝑒が流 れる。同時にダイオードD1 に電流𝑖𝐷1 nが流れるため、コンデンサ C は充電される。ただ し、この電流はコイルの性質から、始めの期間は励磁電流が負であるために、図6.3(1)とは 逆方向に流れる。図6.3(1)になるには励磁電流が正の向きに流れた時となる。動作周波数が 励磁電流の共振周波数𝑓1より高いため、図6.3(1)のように電流はスイッチの寄生ダイオード が導通する方向から流れ始める。この際のダイオード電流はパワー段中の各コンデンサ、イ ンダクタンスによって決定する。

力率改善

電源回路

(AC-DC電源)

LLC共振回路

(DC-DC

絶縁型電源)

降圧変換

昇圧回路

商用電源

出力負荷

PFC出力

LLC電源

Frequency [kHz]

G

a

in

⁄

時刻𝑡1では図6.3(2)となり、ダイオード電流が無くなり、励磁電流だけが流れる。この時 の励磁電流の大きさは、共振を行う励磁インダクタンス𝐿𝑝やリーケージインダクタンス𝐿𝑠1、 電流共振コンデンサ𝐶𝑖の素子値に左右される。 図6.3(3)の時刻𝑡2ではゲート電圧が0 になるため、スイッチ𝑄1はオフとなる。先ほどの励 磁インダクタンス𝐿𝑝とリーケージインダクタンス𝐿𝑠1、電流共振コンデンサ𝐶𝑖からなる共振 素子に、電圧共振コンデンサ𝐶𝑣を加えた共振を行う。電力が供給されていないため電圧共振 コンデンサ𝐶𝑣の両端電圧がゼロになるまで低下し続ける。 時刻𝑡3では電圧共振コンデンサ𝐶𝑣の両端電圧が放電されたことから、スイッチ𝑄2のオン動 作がZVS(Zero Voltage Switching)となる。このスイッチング動作により期間 1 とは逆向き にトランスが励磁されるため、図6.3(4)のように励磁電流が流れ始める。ただし期間の始め の地点では励磁電流は図6.3(4)上における正であることから、僅かな時間の後に図 6.3(4)の 動作になる。また2 次側のダイオード𝐷2に導通する電流𝑖𝐷2 nが発生するので、出力コンデ ンサ𝐶𝑜は充電される。 時刻𝑡4は図6.3(5)で、ダイオード𝐷2への導通電流がゼロになり、回路中に励磁電流だけが 流れている。そのため共振素子は期間2 と同じであり、同様の角速度となる。 時刻𝑡5では図6.3(6)となり、ゲート電圧がゼロになるのでスイッチ𝑄2はオフとなる。この とき期間 3 と同じ素子で共振するため、同じ角速度で逆方向の共振電圧が生じる。この電 圧から電圧共振コンデンサ𝐶𝑣の両端電圧が徐々に上昇して、時刻T で入力電圧𝐸𝑖に達する。 そのためゲート電圧が加えられても、スイッチ𝑄1はZVS で動作することとなる。2 次側に おいても図 6.3(6)のように、整流ダイオード𝐷1と𝐷2はオンとオフの前後で ZCS(zero Current Switching)をしている。 このように期間1 から 6 までの動作を繰り返すことで、負荷に電力を供給し続ける。こ の際、出力電圧は一定となるよう周波数制御を受ける。図6.4 には、一連の各動作波形をま とめた。 表6.1 LLC 動作状態 動作状態1 動作状態2 動作状態3 動作状態4 動作状態5 動作状態6

スイッチ On On Off Off Off Off

スイッチ Off Off Off On On Off

整流ダイオード On Off Off Off Off Off

′ ⁄ ⁄ + ⁄

（1）

⁄

（2）

⁄

（3）

′ ⁄ ⁄ + ⁄ （4）

⁄

（5）

⁄

（6）

図6.4 LLC 動作波形

𝑉

₁

0

0

0

0

0

0

0

0

𝑉

₂

𝑉

_𝑐𝑖

𝐸

_𝑖

⁄

2

𝑉

_𝐿𝑝

𝑖

_𝑒

+ 𝑖

_𝐷

⁄

𝑖

_𝐷

𝑖

_𝐷1

+ 𝑖

_𝐷2

𝑉

_𝐷𝑠1

𝑉

_𝐷𝑠2

t

t

t

t

t

t

t

t

𝐸

_𝑖

𝐸

_𝑖

𝑡

₀ 1

𝑡

₁ 2

𝑡

₂3

𝑡

₃ 4

𝑡

₄5

𝑡

₅6

T

6.2.2 LLC 特性

電流共振型コンバータにはこれらの動作から、下記のような長所を期待できる。 ・1 周期に 2 回エネルギーを 2 次側に伝達できるため、トランスの利用率が上昇し、小型化 ができる。リンギングチョーク形コンバータと比べ、2 ランク程度小さいコアサイズを選 択することができる。 ・ハーフブリッジ形であるので、スイッチ一つに加わる電圧は入力電圧を超えることはな い。そのため使用する素子は耐圧やオン抵抗が低いものが使えるため、導通損失は小さく なる。 ・スイッチ𝑄1と𝑄2はZVS しているので、スイッチング損失が少なく、効率の向上に寄与す る。 ・整流ダイオード𝐷1と𝐷2はZCS しているので、スイッチング損失が少なく、リカバリーノ イズ対策としても有用である。 ・損失が小さいことから、トランスやスイッチ𝑄1と𝑄2の放熱板を小さくすることができ、 基板面積が少なくなる。 対して、短所は次の項目になる。 ・二次側がダイオードによる全波整流を行うため、トランスから供給できる電源数が限ら れ、出力を多段には設定できない。 ・スイッチングと共振が同期しない共振外れ現象が生じると、出力段に貫通電流が流れ、ス イッチ𝑄1と𝑄2が破棄される。 ・トランスの使用などから、ややコスト高になる。 ・スイッチ𝑄1と𝑄2の動作は励磁電流が発生中にもあるため、ZCS はしていない。また MOSFET を使っているために切れが悪く、複写ノイズがある程度発生する。 共振外れ現象とは、動作周波数f が励磁電流の共振周波数𝑓1よりも低い際に生じる。この時 の回路中の動作を図 6.5、ゲート電圧と励磁電流の位相関係を図 6.6 に示す。時刻𝑡2で MOSFET である𝑄1の寄生ダイオードのリカバリー電流が大きく生じた際、図6.5（3）のよ うに貫通電流が流れるのでスイッチ𝑄1と𝑄2は破壊される。また同様に時刻𝑡4では、スイッチ 𝑄2が貫通電流を発生させ、スイッチ𝑄1と𝑄2は破壊される。これらのことから。励磁電流の 共振周波数𝑓1より低い動作周波数は利用できない。

(1)

(2)

図6.5 特定動作周波数下での LLC 共振回路の一周期間動作 (1) 𝑡0 𝑡1期間 (2) 𝑡1 𝑡2期間

(4)

(5)

図6.6 特定動作周波数下での LLC 共振回路の動作波形

6.3 LLC 回路における EMI 改善

パワー段は共振を用いているためEMI 対策の必要が低いのに対し、制御部には対策が考 案されていない。これは現在EMI が問題視されていないところが大きい。しかし規制が厳 しくなっている昨今、改善箇所としてあげられることは間違いない。LLC 共振回路も PFC 回路と同様に、周波数変調を用いたスペクトラム拡散で、EMI 低減が行えるか研究した。 本件でもVCO に三角波を入力することで、周波数変調を得ようとした。ところが、LLC 回路ではクロック信号を拡散させる変調周波数は制御ループで補正されてしまうため、制 御によって打ち消されてしまう。 そこでLLC 共振回路には、PWM の時比率を変調する方式を検討した。LLC 共振回路で は本来時比率 50%に固定されており、時比率を変更した際のデータがない。また回路構造 から理論解析が行えないため、数値解析を使用する手法も発表されているが確立されてい ないことから、本稿ではシミュレーションデータを使用した研究を行った。[10] 検証のためシミュレーションした結果を、図6.7 にまとめた。時比率 50%を境目として、 左右対称の出力電圧特性が生じることが分かる。この特性を利用して、直流出力を維持しつ つ時比率変調を行う。

0

t

t

t

0

0

図6.7 時比率と出力電圧の関係

6.4 EMI 低減シミュレーション

絶縁型電源には、本稿で用いた形式の他にフライバック方式やフォワード方式も存在す る。これらは効率性や高調波ノイズが多いことから、今回本方式を選択した。 時比率変調を行うために、制御ループを図6.8 のような構成にした。フィードバックで作 成された PWM から、スイッチとコンデンサを用いて SAW 波を生成する。図 6.9 のよう に、SAW 波と変調信号𝑉𝑚を比較器にかけることによって、時比率が50%からずれた PWMm がスイッチング波形として入力される。シミュレーションでは、変調信号𝑉𝑚である三角波を 1.2 ± 1.0Vで入力することで、変調周波数𝑓𝑚 500Hzとなるよう設定した。 この結果、時比率変調の導入前後のスペクトラムは図6.10 となった。図 6.10(1)から全体 的に時比率変調を利用した方が、EMI が低減されることが一目で判断できる。図 6.10(2)の 2MHz まで拡大したグラフでは、クロック周波数である 130kHz 地点で、3.15V から 710mV までEMI が約 13.0dB 低減された。これより、時比率変調でも EMI 低減の効果があること を示すことができた。 一方で、時比率変調の影響により出力電圧が図6.11 のようになる。変調前は、定常リプ ル4.3mV がのっているだけであった。対して変調後には、定常リプルが 7.2mV に増加す るだけでなく、変調リプル 52mV がのっている。直流出力の役割である回路から、後段の アプリケーションによっては正常な動作を行えない原因となる可能性が出てきてしまう。

図6.8 LLC 共振回路図 図6.9 時比率変調回路 Vin SW1 SW2 Q2 Q1 D1 D2 Ci Ls _Lc D3 D4 Co Ro Vout Vout

VCO

PWM SW2 SW1 Error Amp1 Error Amp2

VCO

PWM

SAW Generator

Vm

SAW

PWMm

comp

図6.10 LLC 回路における EMI 低減シミュレーション (1)5MHz までの全体図 (2)2MHz までの拡大図 図6.11 時比率変調時の出力電圧 Frequency/MHertz 1MHertz/div 0 1 2 3 4 5 V 10u 100u 1m 10m 100m 1 10 100m 1 10 10m 1m 100u 10u Sp e c tr u m [V ] 3 4 5 2 1 0 Frequency[MHz] 変調あり 変調なし

(1)

Frequency/MHertz 200kHertz/div 0 0.2 0.4 0.6 0.8 1 1.2 1.4 1.6 1.8 2 V 10u 100u 1m 10m 100m 1 10 0 0.2 1.0 1.6 Frequency(MHz) 2.0 1.8 0.4 0.6 0.8 1.2 1.4 10u 100u 1m 10m 100m 1 10 S p e ct ru m ( V ) down 変調あり 変調なし

(2)

time/mSecs 500uSecs/div 6.5 7 7.5 8 8.5 9 9.5 V O / V 11.98 11.99 12 12.01 12.02 12.03 12.03 12.02 12.01 12.00 11.99 11.98

V

ou

t(

V

)

7.0 6.5 7.5 8.0 8.5 9.0 9.5

Time(ms)

変調前 変調後 59mV

6.5 出力リプル改善方法

時比率変調の導入は、出力電圧に大きな影響を与える。一方で、周波数変調を実現できる ことから出力電圧リプルを補正する回路を構成すれば、本回路の問題は解決できると考え られる。 図6.7 から、出力電圧は時比率の変動に左右されることが確認されている。そこで時比率 変調の度合いを小さくすることで、EMI 低減を行いつつ、出力電圧における変調リプルを 抑える図6.12 の回路を考案した。出力の変調リプルの大小を気にしなかった前構成から、 VCO 前に変調信号𝑉𝑚を入力する変更を施した。変調信号𝑉𝑚を改めて入力することで、時比 率のみ変化させたものより変動幅を抑えられる。

6.6 変調リプル改善シミュレーション

図6.12 の回路構成に変更後、出力電圧結果は図 6.13 となった。時比率変調は継続して行 われているので、リプル改善前後でも変調リプルは多少出現している。しかし、逆周波数変 調方式をとることで変調リプルを59mV から 19mV へと、40mV 減少させることができた。 時比率変調を抑えたことからスペクトラム拡散にも影響が生じ、リプル改善前後でスペ クトラムは図6.14 のような結果となった。全体的に僅かにスペクトラムが上昇し、クロッ ク周波数地点では 810mV であり、90mV の増加が確認された。しかし従来方式と比較し 11.8dB 低減されていることから、EMI 改善への効果が大きいことが証明された。 図6.12 出力改善回路 Feed Back

VCO

PWM SAW Generator SAW Vm PWMm

図6.13 出力補正シミュレーション 図6.14 出力補正導入前後の EMI 比較 time/mSecs 500uSecs/div 6.5 7 7.5 8 8.5 9 9.5 V O / V 11.98 11.99 12 12.01 12.02 12.03 12.03 12.02 12.01 12.00 6.5 11.98 11.99

Vo

u

t

[V]

7.5 8.0 8.5 9.0 9.5 7.0

Time [ms]

59mV

19mV

改善前 改善後 Frequency/MHertz 1MHertz/div 0 1 2 3 4 5 S p e c tr u m (P W M m ) / V 10u 100u 1m 10m 100m 1 10 100m 1 10 10m 1m 100u 10u

Sp

e

c

tr

u

m

[V

] 3 4 2 1 0

Frequency[MHz]

5 改善なし 改善あり

第

7 章 まとめ

本稿ではLLC 電源回路を構成する二種類の電源回路の改善に取り組んだ。 一つ目はPFC 電源における効率改善及び、EMI 低減である。前者はダイオードの役割を MOSFET に代用させることで、整流ブリッジにおける損失改善を行った。複雑な制御構成 になるが、シミュレーション上で効率を 98%まで高めることができた。後者は、クロック 信号に周波数格差技術を使用することで、最大19.6dB の低減効果が得られる。 二つ目は LLC 共振回路における EMI 低減である。時比率変調を用いたスペクトラム拡 散を行うと、EMI が約 13dB 低減される。しかし出力電圧に変調リプルが生じてしまうた め、変調度合いを抑える逆周波数変調を行った。この結果、リプルを12mV まで抑えるこ とに成功した。 今後の課題として、フルブリッジレスPFC 回路の実装が挙げられる。本稿ではシミュレ ーション上で、実在する素子モデルで動作させてきた。回路実装を見越してのシミュレーシ ョンだが、温度特性も含めた検討までは行われていない。特にハイサイドMOSFET の駆動 では、実装時の内部抵抗の状態が効率に影響してくるため、排熱環境などを考量する必要が ある。 追加資料 前述のフルブリッジレスPFC 電源において実装を試みたが、時間的な制約と進捗の遅れ から完成には至らなかった。成果は出ていないため、本節は途中までの足跡を残す意味合い で記述する。 PFC 電源の制御では、本稿のシミュレーションのようにアナログ回路で構成させること も可能であるが、時間の関係で市販のIC を利用した。具体的な作成回路図を図 7.1、回路 仕様を表7.1 にまとめた。図 7.1 は通常方式の PFC 電源回路であり、本回路を拡張するこ とでフルブリッジレスPFC 電源の作成に取り掛かるはずであったが、そこまでの制作に至 らなかった。 通常方式のPFC 電源の作成回路は図 7.2 であり、動作時には図 7.3 のような結果が得ら れた。入力電圧と入力電流の波形から力率改善動作が行われていることが見て取れる。昇圧 比はおよそ3 倍であり、出力電力は約 12.6W となった。

図7.1 作成回路図 図7.2 作成回路写真 𝑉𝑖𝑛 𝐶𝑖𝑛 𝐶′𝑖𝑛 𝑅𝑜𝑢𝑡 𝑉𝑜𝑢𝑡 L LIR1150S 𝑅1 𝑅2 𝑅3 𝑅4 𝑅5 𝑅6 𝑅 𝑅 𝑅 𝐶1 𝐶2 𝐶3 𝐶4 𝐶𝑜𝑢𝑡 𝐶′𝑜𝑢𝑡 𝑉𝑐𝑐 𝐷1 𝐷2 Q

表7.1 実装回路仕様 (a)パワー段使用素子 (b)制御部使用素子

Parameters

Value or Model number

𝑉

𝑖𝑛

50V@100Hz

𝑉

𝑜𝑢𝑡

140V

𝐶

𝑖𝑛

0.22μF

𝐶′

𝑖𝑛

0.1μF

L

942μH

𝐷

2

IN5408

𝐶

𝑜𝑢𝑡

0.1μF

𝐶′

𝑜𝑢𝑡

940μF

𝑅

𝑜𝑢𝑡

1kΩ

Q

2Sk3234

(a)

Parameters

Value or Model number

𝑅

₁

100Ω

𝑅

₂

0Ω

𝑅

₃

1kΩ

𝑅

₄

10Ω

𝑅

₅

10kΩ

𝑅

₆

1000kΩ

𝑅

39kΩ

𝑅

1000kΩ

𝑅

39kΩ

𝐶

₁

1μF

𝐶

₂

1μF

𝐶

₃

1nF

𝐶

₄

0.2μF

𝑉

_𝑐𝑐

15V

𝐷

₁

BZX79-C5V1

(b)

参考文献

[1] T. Sato, "Control Schemes of Switching Converters" in Handbook of Power Management Circuits, (editors: H. Kobayashi, T Nabeshima), Pan Stanford Publishers, USA, 2016

[2] R. W. Erickson, D. Maksimovic, "Principles of Steady-State Converter Analysis" in

Fundamentals of Power Electronics, Kluwer Academic Publishers, Netherlands, 2004 [3] 原田耕介 (1999.12.25) 「よくわかる SW 電源入門 ソフトスイッチング電源技術」 東京. 日刊工業新聞社 [4] 落合政司 (H27.3.25) 「スイッチング電源の原理と設計」 東京, オーム社 [5] エヌエフ回路設計ブロック「コンデンサインプット形整流回路」 www.nfcorp.co.jp/techinfo/dictionary/033.html [6] EDN Japan「力率改善回路(PFC)」 https://ednjapan.com/edn/articles/1206/18/news008.html [7] Texas Instruments「UCC２８０７０によるブリッジレス電力係数補償（PFC） プリレギュレータ設計の実装」 http://www.tij.co.jp/jp/lit/an/jaja214/jaja214.pdf [8] ローム株式会社 「ダイオードの歴史と原理」 https://www.rohm.co.jp/electronics-basics/diodes/di_what1 [9] 羽鳥光俊（H12.6.30）「EMC 設計の実際―放射妨害波の制御」東京, 丸善株式会社 [10] 広瀬正侑, 庄山正仁, 西川幸廣, 鷁頭政和（2019.7.20）「LLC 電流共振コンバータの PFM 制御及び位相シフト制御における安定性解析について」信学技報 EE2019-20, 19-24, 東京

研究業績

国内学会発表・研究会発表 (発表者に下線)

[1] 大岩 紀行, 櫻井 翔太郎, 築地 伸和, 小堀 康功, 小林 春夫 「昇圧型 PFC 電源における EMI ノイズ低減の研究」 第 8 回 電気学会東京支部栃木・群馬支所 合同研究発表会, ETG18-68, ETT18-68 群馬大学（2018 年 3 月 1 日、3 月 2 日） [2] アーマッド ブストニ, 大岩 紀行, 櫻井 翔太郎, 孫 逸菲, 小堀 康功, 小林 春夫 「高効率力率改善電源のブリッジレス化」 第 9 回 電気学会東京支部栃木・群馬支所 合同研究発表会, ETG-19-56,ETT-19-56 小山高専（2019 年 3 月 4 日、3 月 5 日） [3] 大岩 紀行, 片山 翔吾, 小堀 康功, 桑名 杏奈, 小林 春夫 「高効率フルブリッジレス PFC 回路と LLC 回路における EMI 低減法」 電気学会 電子回路研究会, ECT-019-076. 明治大学駿河台キャンパス （2019 年 12 月 6 日） [4] 大岩 紀行 「LLC 電源での効率改善と EMI 低減技術の検討」 第 74 回「システム LSI 合同ゼミ」, 東京農工大学小金井キャンパス, (2020,1,25)

国際学会発表・研究会発表 (発表者に下線)

[5] Noriyuki Oiwa, Shotaro Sakurai, Nobukazu Tsukiji, Yasunori Kobori and Haruo Kobayashi, ”A Study on EMI Noise Reduction in Boost-Type PFC Circuit”

2nd International Conference on Technology and Social Science (ICTSS2018), Kiryu, Japan (18-20 April, 2018)

[6] Noriyuki Oiwa, Shotaro Sakurai, Yifei Sun, Minh Tri Tran, Jing Li, Yasunori Kobori and Haruo Kobayashi,

“EMI Noise Reduction for PFC Converter with Improved Efficiency and High Frequency Clock.” IEEE 14th _{International Conference on Solid-State and Integrated Circuit Technology,}

Qingdao,China（Nov. 2018）

[7] Ahmad Bustoni, Noriyuki Oiwa, Shotaro Sakurai, Yifei Sun, Yasunori Kobori and Haruo Kobayashi,

“Bridge-less Power Factor Correction Converter with Adaptive Switching Pulse Enabling Control.”

[8] Noriyuki Oiwa, Shotaro Sakurai, Ahmad Bustoni, Shogo Katayama, Yasunori Kobori and Haruo Kobayashi,

“EMI Noise Reduction for PFC Converter with Improved Efficiency and High Frequency Clock.” 5th _{International Symposium of Gunma University Medical Innovation and 9}th _{International}

Conference on Advanced Micro-Device Engineering, P057, Kiryu City Performing Art Center, Japan (Dec. 2018)

[9] Minh Tri Tran, Yifei Sun, Noriyuki Oiwa, Yasunori Kobori, Anna Kuwana and Haruo Kobayashi "Mathematical Analysis and Design of Parallel RLC Network in Step-down Switching Power

Conversion System"

3rd International Conference on Technology and Social Science (ICTSS2019), Kiryu, Japan (8-10 May, 2019)

[9] Minh Tri Tran, Yifei Sun, Noriyuki Oiwa, Yasunori Kobori, Anna Kuwana and Haruo Kobayashi "Fast Response, Small Ripple, Low Noise Switching Converter with Digital Charge Time

Control and EMI Harmonic Filter"

3rd International Conference on Technology and Social Science (ICTSS2019), Kiryu, Japan (8-10 May, 2019)

[10] Shogo Katayama, Noriyuki Oiwa, Yasunori Kobori, Anna Kuwana and Haruo Kobayashi

"Output Voltage Ripple Reduction with Nosie Spread Spectrum for Dual-Phase LLC Resonant Converter"

5th Taiwan and Japan Conference on Circuits and Systems (TJCAS 2019 at Nikko) , Nikko, Tochigi, Japan, (August 19-21, 2019)

[11] Shogo Katayama, Noriyuki Oiwa, Yasunori Kobori, Anna Kuwana and Haruo Kobayashi "Output Voltage Ripple Reduction for Current Mode Resonant Converter"

5th Taiwan and Japan Conference on Circuits and Systems (TJCAS 2019 at Nikko) , Nikko, Tochigi, Japan, (August 19-21, 2019)

[12] Noriyuki Oiwa, Shogo Katayama, Yasunori Kobori, Anna Kuwana and Haruo Kobayashi "High-Efficiency Full-Bridgeless PFC Power Supply Circuit"

5th Taiwan and Japan Conference on Circuits and Systems (TJCAS 2019 at Nikko) , Nikko, Tochigi, Japan, (August 19-21, 2019)