アナログ集積回路
基本回路（１）
担当 小林春夫
この資料はＡＴＮ
麻殖生健二氏および
小林研究室学生の協力のもと作成された
群馬大学
工学部
電気電子工学科
「集積回路システム工学」 講義資料 （４）
オペアンプ回路設計の先駆者
Bob Widlar
（
1937-1991)
フェアチャイルドセミコンダクター社で1960年代に活躍。
様々な世界初のアナログ設計を
行ない、後の業界標準となる。
世界初のICオペアンプμA702
μA741 の元となった
LM101
電圧レギュレータ
μA723
ワイドラー電流源
バンドギャップ電圧参照回路
１．基礎
２．ソース接地回路
３．ソースフォロア
４．ゲート接地回路
５．エミッタ接地回路
６．エミッタフォロア
７．ベース接地回路
８．付録
８．１ ゲート接地回路の等価モデル
８．２ ベース接地回路の等価モデル
ディスクリート回路と集積回路の違い（１）
+
-Vin Vout Vcc+
-Vout VinV
DD Vss+
+
-•
モノリシック回路
（一個の半導体結晶上に作られる集積回路）では
右図のような構成をとる。
個別部品回路による
オーディオ増幅器の典型例
CMOS集積回路による
オーディオ増幅器の典型例
ディスクリート
回路
・最小限のトランジスタ
・段間接続にキャパシタ
CMOS集積回路
コスト
受動部品＜能動部品
•
コスト要因 ： チップの使用面積
•
個別部品回路で用いられるキャパシタ使用不可
外付けが必要となりコスト高
最小面積の部品である
トランジスタを多数用いる。
最も安価
で最
適な回路方法
ディスクリート回路と集積回路の違い（２）
アナログ回路の近似解析
・
大信号解析
大信号解析
大信号解析
大信号解析、
、
、直流解析
、
直流解析
直流解析
直流解析
主に直流レベル（バイアス電圧やバイアス電流）の解析に使用。
微分により、下記小信号特性（ゲイン等）を求めることができる。
・
小信号解析
小信号解析
小信号解析
小信号解析、
、
、交流解析
、
交流解析
交流解析
交流解析
上記直流レベル近辺での微小交流信号に対する特性の解析。
ゲイン解析、入出力特性等、主要特性の解析に使用。
小信号モデルを使って簡単に解析できる。
＊
ポートとは
一方の端子に流れ込む電流が
他方の端子から流れ出る電流に
等しい対のことである。
小信号モデル ー
増幅器の２ポートモデリング（１）
i1 i1 i2 i2 V1 V2+
+
-2ポート回路網2
22
1
21
2
12
1
11
2 1v
y
v
y
i
v
y
v
y
i
+
=
+
=
2ポート等価回路
i1 V1+
-y11 y12v
2 i2 V2+
-y22 y21v
1アドミタンスパラメータ方程式
これらの式は小信号記述 ：
トランジスタは固定動作点近辺の小信号
に対してだけ線形動作をするため
各パラメータの解釈
(
)
(
)
= = = = = = ==
=
=
=
Zo v G v v Z vv
i
y
v
i
y
v
i
y
v
i
y
m i 1 0 1 2 2 22 0 2 1 2 21 0 1 2 1 2 1 1 0 2 1 1 11 力アドミタンス ＝入力短絡時の出 タンス 方向トランスコンダク ＝出力短絡時の順 通常は無視 タンス 方向トランスコンダク ＝入力短絡時の逆 力アドミタンス ＝出力短絡時の入ユニラテラル（単方向性）
2
ポート等価回路
+
V 1 -i 1z
ii2
V2
+
-V1
Gm
z
o
+
V 1 -i 1z
i+
+
-V2 V1 i2z
oa
v(a)ノートン型出力モデル
(b)テフナン型出力モデル
o
m
i
v
G
Z
v
v
a
=
2
= 0
=
−
1
2
Gm,Zo,a
v
の3つのパラメータの
なかの2つから、残りのパラメー
タを求めることができる。
大部分の増幅器（とくに低周波）では 入力⇒出力への単方向性（ユニラテラル）
2
ポート等価回路でモデル化した増幅器の
入力および出力ローディングの例
Vin+
+
-V1 i1 Ri Rs i2 V2=Vout+
-V1 Gm RoR
L•
Ri=1kΩ
Ω
Ω
Ω,
,
,
, Ro=1MΩ
Ω,
Ω
Ω
,
,
,Gm=
m=
m=
m=1mA/V
•
Rs,RLをそれぞれ入力発生器の信号源抵抗と負荷抵抗とする。
入力が理想電圧源で出力が無負荷のときの
低周波ゲインvout/vin
を求める。
(1)
理想電圧源、無負荷の場合
2ポート増幅器モデル自体のv1からvoutへの開放ゲイン
(
)(
)
1000
1000
/
1
1
2
1
2 0−
=
Ω
−
=
−
=
=
= ∞ →mA
V
K
GmRo
V
V
V
Vout
i RL信号源抵抗と入力抵抗は分圧器として働き、出力抵抗は負荷抵抗と並列になっ
ている。VinからVoutまでの全体のゲインを求める。
(
R
oR
L)
Gm
Rs
Ri
Ri
V
Vout
Vin
V
Vin
Vout
+
−
=
=
1
1
250
−
=
Vin
Vout
（２） Rs,RLが存在する場合
１個のトランジスタからなる基本増幅段
MOS
トランジスタ
トランジスタ
トランジスタ
トランジスタ
ソース接地
ゲート接地
ドレイン接地（ソースフォロワ）
回路仕様に適合したプロセスの選択が必要。一般的に下記特徴あり。
バイポーラ
特徴項目
ＣＭＯＳ
デジタルとの混載
トランスコンダクタンスＧｍ*
入力抵抗
飽和電圧
雑音
ドライバビリティ
遮断周波数 ｆＴ*
その他
容易
低い
∞
0
大きい（1/f雑音）
小さい
低い
ＡＳＩＣ向き
困難（IIL利用）
高い
低い
大きい
小さい
大きい
高い
低雑音、高ゲイン向き
ｱﾅﾛｸﾞｽｲｯﾁ、
ＳＣ回路向き
バイポーラトランジスタ
バイポーラトランジスタ
バイポーラトランジスタ
バイポーラトランジスタ
エミッタ接地
ベース接地
コレクタ接地（エミッタフォロワ）
•
基本増幅段の構成法
*：同一電流条件
MOS
は特性の製造ばらつき大
MOS
のモデリングは複雑
トランスコンダクタンス
gm
(
バイポーラトランジスタ）
I
c
= I
s
・
(1+Vce/V
A
)
・
exp(V
be
/V
T
)
gm =
= (1/ V
T
) I
s
・
(1+Vce/V
A
)
・
exp(V
be
/V
T
)
= I
c
/ V
T
δ
Ic
δ
Vbe
g
m =
I
c
V
T
I
c
+
Vbe
-+
Vce
-VT
= qT/k
（熱電圧
,
温度
300K
で
26mV
）
V
A
: Early
電圧
q:
電子の電荷、
T:
絶対温度
k: Boltzmann
定数
トランスコンダクタンス
gm
（
MOS
トランジスタ 飽和領域）
I
d
=
β・
(W / L) (V
gs
– V
th
)
g
m
=
= 2
β
(W/L) (V
gs
– V
th
)
= 2
β
(W/L) I
d
δ
I
d
δ
V
gs
2
n
n
n
D
G
S
W
L
I
d
+
Vgs
-+
Vds
-D
G
S
g
m
は
W / L ,
I
d
β
n,
トランスコンダクタンス
gm
（
MOS
トランジスタ 飽和領域 （２））
I
d
=
β・
(W / L) (V
gs
– V
th
)
g
m
=
= 2
β
(W/L) (V
gs
– V
th
)
= 2 I
d
/ (Vgs – Vth)
= 2 I
d
/ V
ov
δ
I
d
δ
V
gs
2
n
n
D
G
S
W
L
I
d
+
Vgs
-+
Vds
-D
G
S
V
ov
= V
gd
– V
th
オーバードライブ電圧
MOS
トランジスタ
の線形領域
トランスコンダクタンス
gm
g
m
=
= 2
β
(W/L) V
ds
δ
I
d
δ
V
gs
線形領域では飽和領域に比べ
g
m
が小さい。
I
d
= 2
β・
(W / L) x
[(V
gs
n
– V
th
) V
ds
– (1/2) V
ds
2
]
n
D
G
S
W
L
I
d
+
Vgs
-+
Vds
-D
G
S
Vds < Vgs - Vth
トランジスタの出力抵抗
MOS, Bipolar
ともバイアス電流に反比例
r
ds
= V
A
/
I
ds
-Va
Vds
Ids
Ids1
Ids2
傾きの逆数が出力抵抗
１．基礎
２．ソース接地回路
３．ソースフォロア
４．ゲート接地回路
５．エミッタ接地回路
６．エミッタフォロア
７．ベース接地回路
８．付録
８．１ ゲート接地回路の等価モデル
８．２ ベース接地回路の等価モデル
ソース
ソース
ソース
ソース接地増幅回路
接地増幅回路
接地増幅回路
接地増幅回路
概要
概要
概要
概要
Vdd
Vout
Rd
Vin
M1
(a)
ソース接地アンプ
～
～
～
～
V
GSI
D直流成分（バイアス）
＝
Vdd
－
Id
・
Rd
変化分
＝
gm
・
Rd
・
Vin
Vout
時間Vdd
Vov
Vomax Vomin(b)
出力波形
(
)
22
D i t ox n DD D d DD oV
V
R
L
W
C
V
R
I
V
V
−
−
=
−
=
µ
ソース ソースソース ソース（（（（またはまたはまたはまたはエミッタエミッタエミッタ））））接地増幅回路エミッタ 接地増幅回路接地増幅回路接地増幅回路 概要 概要概要 概要 最も基本的な増幅回路で、電圧を増幅する場合に使う。MOSトラン ジスタの場合はソース接地、バイポーラの場合はエミッタ接地である。 後者はベース電流を無視すればソース接地と同等に解析できる。 直流動作 直流動作直流動作 直流動作レベルレベルレベルおよびレベルおよびおよびおよびゲインゲインゲインゲイン 上図(a)に回路構成を示す。また、出力を上図（ｂ）に示す。 ・入力には直流電圧VGSと増幅したい信号電圧Vinを印加する。 ・VGSの大きさによって出力ドレイン電流Id（直流バイアス電流）が決 まる。これによって、出力の直流バイアスがきまる。 ・ゲインをできるだけ大きくしたい場合、VGSはVoutがVomax(=Vdd)と Vomin(=Vov=Vgs-Vth：オーバードライブ電圧、トランジスタが飽和領 域で動作できる最小Vds)の丁度真中になるIdになるように設定すると 良い。 ・ゲインはトランジスタのgmと負荷抵抗でほぼ決まり、次式で表現でき る。なお、符号が－になるのは、極性が反転するためである。 d d dd dc out
V
R
I
V
,=
−
d m in out vg
R
V
V
A
=
=
−
⋅
ゲイン
〔〔〔〔計算例計算例計算例計算例〕〕〕〕 入力信号振幅 = 100mVpp, Vdd=3V, Id=1mA, gm = 10mS（＠W/L=100um/0.5um) の場合に、 （１） ゲインAv=１０倍の回路を設計しなさい。また、その時の直流 出力レベルを求めよ （２） 上記（１）でもとめたRdのまま、ゲインを２０倍にするにはどうす ればよいか。（ただし、Id＝1mAのまま）。 （１） ゲイン＝gm・Rd より、 Rd=10/10m =1kΩ 出力直流レベルVodc=Vdd-Id・Rd より、Vodc=2V （２） ゲインを20倍にするには、gmを２倍にすればよい。電流条件 が同じ場合、gmはW/Lの√に比例する。したがってW/Lを４倍(= 400um/0.5um)にすればよい。ただし、このとき出力信号振幅は2Vpp になり、Vomax=Vddとなり、上限ギリギリになる。 ２Vpp Vodc=２V Vdd=３Vソース
ソース
ソース
ソース接地増幅回路
接地増幅回路
接地増幅回路
接地増幅回路の
の
の
の動作点
動作点
動作点
動作点
Vth
Vin1
Vgs
Vout
Vdd
(a)
入出力特性
Vindc
Vodc
Vov（b) MOSトランジスタの
Id-Vds
特性上の動作点の動き
I
dV
DSV
GS1V
GS2V
GS3ΔVin
ΔVout
d d dd outV
R
I
V
=
−
Vdd
Vdd/Rd
Rd:
大
同図から、ゲイン（＝Δvout/Δvin）をあげるには、抵抗を大きく、すな わち直線の勾配をゆるやかにする方法が有効だがあまり大きくしすぎ るとＩｄを極めて小さくする必要がある。 抵抗負荷 抵抗負荷 抵抗負荷 抵抗負荷ののののソースソースソースソース接地接地接地接地アンプアンプアンプアンプ 回路構成 回路構成 回路構成 回路構成、、、直流入出力特性、直流入出力特性直流入出力特性、直流入出力特性、、、動作点動作点の動作点動作点のの動の動動動きききき 前述の回路構成の入出力特性を上図（a）に示す。 （a） VGS= 0の時、M1には電流が流れないので、Vo=Vdd （b） VGS> VthでM1に電流が流れ始め、負荷抵抗における電位降 下でVoは低下し始める。 この勾配 ΔVo / ΔVGSがゲインである。 （c） VGSがさらに上昇して、VoがM1のVov（オーバドライブ電圧 =Vgs – Vth) より低下すると、飽和する。 通常、出力振幅が大きくなるように、VodcがVddとVovの中間にくる ようにするために、Viの直流バイアスレベルをVindcに設定する。 (動作点の動き） この増幅動作イメージをMOSトランジスタの静特性である Id – Vds 特性を使って説明する。 抵抗による負荷線は、 であるので、上図（b）のように書ける。すなわち、Id=0ではVddであり、 Vo＝Vds＝0では、Id=Vdd/Rdである。負荷線はその２点を結ぶ直線 で表現でき、直流動作点はその上を移動する。 今、入力ViがVgs2を中心にΔVin 変化したとすると、それに対応し てVds、すなわちVoは、ΔVout変化する。 d d dd out
V
R
I
V
=
−
ソース接地増幅回路のゲイン解析手法
g
mV
GSG
S
D
Vin
Rd
Vout
下の小信号モデルを使っても
同じ結果を導出できる
Vdd
Vout
d m TH in ox d in out v TH in ox d dd d d dd out in in THR
g
V
V
L
W
C
R
V
V
A
V
V
L
W
C
R
V
I
R
V
V
V
V
V
at
−
=
−
−
=
∂
∂
=
−
−
=
−
=
<
<
)
(
)
(
2
1
2 1µ
µ
G
D
S
Rd
Vin
M1
大信号動作解析
ゲイン ゲインゲイン ゲイン解析手法解析手法解析手法解析手法 ゲイン解析の代表的な方法は次の２つである。 ・大信号動作解析：直流特性をもとに解析する方法 ・小信号解析：交流成分（信号の変動分）だけを取り出した小信号等価 モデルを利用して解析する方法 通常、後者の方が簡単であるので、以降の解析にはこの小信号解 析法を使用する。 大信号動作解析 大信号動作解析大信号動作解析 大信号動作解析によるによるによるによるゲインゲインゲインゲイン解析解析解析解析 上図から、ゲインは次式のように算出できる。 d m TH in ox d in out v TH in ox d dd d d dd out in in TH
R
g
V
V
L
W
C
R
V
V
A
V
V
L
W
C
R
V
I
R
V
V
V
V
V
at
−
=
−
−
=
∂
∂
=
−
−
=
−
=
<
<
)
(
)
(
2
1
2 1µ
µ
したがって、ゲインは
小信号
小信号
小信号
小信号モデル
モデル
モデルによる
モデル
による
による特性解析
による
特性解析
特性解析
特性解析
g
mvgs
G
S
D
vin
Rd
vout
r
o（ｂ) 出力抵抗roの影響を
考慮した場合の等価回路
g
mvgs
G
S
D
vin
Rd
vout
(a)
小信号等価モデル
トランスコンダクタンスGm
m vo i o mg
v
i
G
=
=
=0入力抵抗Ri
∞
→
=
i i ii
v
R
出力抵抗Ro
o vi o o oR
Dr
i
v
R
=
=
=0電圧ゲインAv
)
(
0 d o m io i o vg
r
R
v
v
A
=
=
−
=I i
Io
I i
Io
o m vg
r
A
RD−
=
→∞lim
無負荷の場合、
d m v oa
A
g
R
r
を無視
(
)
の場合、
=
−
小信号動作解析 小信号動作解析小信号動作解析 小信号動作解析によるによるによるによるゲインゲインゲインゲイン解析解析解析解析 理想 理想理想 理想アンプアンプアンプのアンプののの場合場合場合場合 小信号動作モデルを構成する場合、電源やバイアス電位等、電位 の動かないノードはGNDとして扱う。したがって、抵抗Rdは上図（a）の ように、Vdd側は接地される。ゲインは次式のようにキルヒホフの電流 則を使ってノード方程式をたて、算出できる。 d m in out v in gs d out gs m
R
g
v
v
A
v
v
R
V
v
g
D
−
=
=
=
−
=
であるので、
一方、
を適用すると、
にキルヒホフの電流則
ノード
/
)
0
(
出力抵抗 出力抵抗出力抵抗 出力抵抗 ro のののの影響影響影響影響をを考慮をを考慮考慮考慮したしたしたした場合場合場合場合 上図（ｂ）に小信号等価モデルをしめした。出力抵抗 ro がRdと並列 にはいるため、ゲインは となり、理想の場合に比べ、ゲインは少し低下する。)
//
(
d o m vg
R
r
A
=
−
無負荷 無負荷無負荷 無負荷ののの場合の場合場合場合 ゲインは である。 o m vg
r
A
=
−
電圧
電圧
電圧
電圧ゲイン
ゲイン
ゲインの
ゲイン
の
のバイアス
の
バイアス
バイアス
バイアス電流依存特性
電流依存特性
電流依存特性
電流依存特性
I
D ( A )
31 0
81 0
−1 0
−71 0
−61 0
−51 0
−41 0
−3 11 0
21 0
最
大
Ｍ
Ｏ
Ｓ
Ｆ Ｅ
Ｔ
電
圧
ゲ
イ
ン
二乗則領域
サブスレッショルド領域
MOS
ではバイアス電流が
小さいほど
Intrinsic Gain
が大。
d ox A d A d ox o m v
I
L
W
C
V
I
V
I
L
W
C
r
g
A
⋅
−
=
⋅
−
=
−
=
µ
µ
2
2
最大電圧 最大電圧最大電圧 最大電圧ゲインゲインゲイン*のゲイン ののバイアスのバイアスバイアスバイアス電流依存性電流依存性電流依存性電流依存性(＊：理想電流源負荷の場合に相当） 二乗則領域の最大電圧ゲインは、ゲインは 1/√Id に比例。二乗則領域では
最大電圧ゲインは 1/√Ｉｄ に比例
サブスレッショルド領域では、ｇｍは Id に比例するため、 Ａｖは電流に依存しない。 二乗則領域 二乗則領域二乗則領域 二乗則領域でのでのでのでの最大電圧最大電圧最大電圧最大電圧ゲインゲインゲインゲイン 二乗則領域の最大電圧ゲインは、(
)
ov A t A A D m o D D m o m v RV
V
V
V
V
V
I
g
r
I
I
g
r
g
a
GS D2
2
/
lim
−
=
−
−
=
−
=
−
=
−
=
∞ →例
例
例
例
題
題
題
題
とする。
のバイアス値は
求める。
として、電圧ゲインを
Vi
V
Xd
Ld
V
Vt
m
L
m
W
V
A
Cox
n
k
K
RD
V
VDD
1
0
,
0
,
0
,
8
.
0
,
1
50
,
2
/
100
,
,
5
,
5
=
=
=
=
=
=
=
=
Ω
=
=
λ
µ
µ
µ
µ
i
i
+
-i
o
Vin
R
D
Vo
+
-Vi
gm
r
o
(
V
Vt
)
(
)
A
L
W
k
I
D
GS
1
0
.
8
100
µ
1
50
10
2
100
2
2
6
2
,
=
−
×
×
=
−
=
−
(
mA
)(
K
)
V
V
o
V
DSV
DDI
DR
DV
=
=
−
=
5
−
0
.
1
5
Ω
=
4
.
5
V
GS
V
DS
V
Vt
V
=
4
.
5
＞
−
=
0
.
2
(
)
(
)
V
A
Vt
V
L
W
k
g
m
GS
1
0
.
8
1000
µ
1
50
10
100
6
,
=
−
×
×
=
−
=
−
(
1
.
0
/
)(
5
)
=
−
5
−
=
−
=
m
D
mA
V
K
Ω
v
g
R
a
ソース抵抗（ﾃﾞｼﾞｪﾈﾚｰｼｮﾝ抵抗）
を有するソース接地増幅回路
（ソース帰還ソース接地増幅器）
Vdd
Rd
Vout
Vin
M1
Rs
g
mV
GSVin
Rd
Vout
r
oRs
Vx
Vx
インピーダンスが
1/gmに見える
(a)
デジェネレーション抵抗付
ソース接地回路
(b)
等価回路
g
mｂV
Ｂ Sソース ソースソース ソース抵抗抵抗抵抗抵抗（（（（デジェネレーションデジェネレーションデジェネレーションデジェネレーション抵抗抵抗抵抗抵抗））））ををを有を有する有有するするソースするソースソース接地ソース接地接地アンプ接地アンプアンプアンプ 上図（a）に示す回路は、トランスコンダクタンスが低下するが、出力 抵抗が増大する。また、低歪回路として利用される。 ゲイン ゲインゲイン ゲイン解析解析解析解析 上図（ｂ）の小信号等価モデルを使って、キルヒホフの電流則を適用 すると、ゲインは以下にように解析できる。 s d v m s s m d o s d s m d m v o d s o o in m m o s x d o s x o x o x in m
R
R
A
g
R
R
g
R
r
R
R
R
g
R
g
A
V
R
R
r
V
V
g
g
r
R
V
R
V
R
V
r
V
V
V
V
g
−
≈
>>
+
−
≈
+
+
+
−
=
∴
−
=
+
=
−
=
=
−
+
−
ならば
/
1
1
1
)
)(
1
//
//
(
)
(
[
]
する。 に増大したことを意味 倍 この式は出力抵抗が、 s m o s m o s mb m out R g r R g r R g g R + + ≈ + + ≈ 1 ) 1 ( ) ( 1 出力抵抗解析 出力抵抗解析 出力抵抗解析 出力抵抗解析 本回路の別の特徴は、出力抵抗が大きくできるという点である。 負荷抵抗Rdを除いた出力抵抗は、以下の通りである。 上式より、ゲインは、主として Rd と Rs の比で決まるため、歪を低 減できる。１．基礎
２．ソース接地回路
３．ソースフォロア
４．ゲート接地回路
５．エミッタ接地回路
６．エミッタフォロア
７．ベース接地回路
８．付録
８．１ ゲート接地回路の等価モデル
８．２ ベース接地回路の等価モデル
バッファ回路
●
ボルテージ・フォロワ回路
オペアンプを使用するので、
回路量、消費電力が大きくなる。
●
エミッタ・フォロワ回路
（
バイポーラ
）
ソース・フォロワ回路
（
MOS)
回路が簡単であるが、高精度は得られない。
Vin
+
A
Vout
V
in
= V
out
P
in
< P
out
バッファ回路
Vout1
と
Vout2
は等しくない。
Vin
R1
GND
R2
R3
GND
R4
+
Vin
R1
GND
R2
R3
GND
R4
Vout1
Vout2
Ａ級出力段
エミッタ・フォロワ、ソースフォロワ回路
Vout
Vin
Vee
Vcc
Vout
Vin
Vss
Vdd
Emitter Follower
（コレクタ接地回路）
Source Follower
エミッタ・フォロワ回路の動作（１）
（出力電圧
=
入力電圧、入力電流小）
Vout
Vin
Vee
Vcc
I
b
Ie
+
-Vbe(on)
●
Vout = Vin – Vbe(on)
Vbe(on) = 0.7 V
●
Ib /Ie = 1/(
β
-1)
β
= 100
Ib = 0
Vin
Vout
Vbe(on)
エミッタ・フォロワ回路の動作（２）
（出力電流大）
Vout
Vin
Vee
Vcc
I
b
Ie
C
Vout
Vin
Vee
Vcc
I
b
Ie
C
Slew Rate
スルーレート
dV/dt = I/C
エミッタ・フォロワ回路の電流源
Vout
Vin
Vee
Vcc
Ie
Vin
Vout
Vee
Vcc
R
Vb
Vout
Vin
Vee
Vcc
R
Ie = (Vb – 0.7)/R
Ie
は
Vin
によらず一定
Ie =
(Vin – 0.7 – Vee)/R
Ie
は
Vin
に依存する
パワーアンプの効率
Vout
Vin
Vee
Vcc
Emitter Follower
(A
級出力段）
R
L
I
bias
効率 ＝
Pin :
電源
Vcc, Vee
から供給される電力
P
out
:
負荷
R
L
に供給される電力
エミッタ・フォロワの最大効率は
２５％と低い。
常にバイアス電流Ｉ
ｂ
ias
が流れているため。
P
out
P
in
ドレイン
ドレイン
ドレイン
ドレイン接地回路構成
接地回路構成
接地回路構成
接地回路構成（
（
（
（ソースフォロワ
ソースフォロワ
ソースフォロワ
ソースフォロワ）
）
）
）
(a) ドレイン接地回路構成
入力信号は、ゲート
出力信号は、ソース
Vdd
Vout
(≒
vi
)
vi
M1
R
Ｌ（負荷抵抗）
Vin,dc
+
-+
+
gm
・vgs
=-gmb・vs gmb・vbsr
o
i
o
R
L
v
o=V
V
V
V
s
v
i
vgs
(b) 小信号等価回路
MOSソースフォロアのゲインは
１よりかなり低い⇒利用されない。
(レベルシフト的に利用）
ソースフォロア ソースフォロア ソースフォロア ソースフォロア（（（（ドレインドレインドレイン接地ドレイン接地接地接地アンプアンプアンプアンプ）））） 上図（a）（b）に示すドレイン接地回路は、一般にはソースフォロア と呼ばれ、電圧ゲインは１以下だが電力アンプとして使用される。 ソースフォロア ソースフォロア ソースフォロア ソースフォロア(抵抗負荷抵抗負荷抵抗負荷））））抵抗負荷 （１） ゲイン解析 上図（ｂ）の小信号等価モデルを適用すると、ゲインは以下のよう に解析できる。 ソースフォロア ソースフォロア ソースフォロア ソースフォロア（（（（定電流源負荷定電流源負荷定電流源負荷））））定電流源負荷 （１） ゲイン解析 ゲインは左記の式で RL=∞ とおくことにより、以下にように解 析できる。(
)
L o o mb m o m o L mb m m i o o o L o o mb gs m o gs iR
r
r
g
g
r
g
r
R
g
g
g
v
v
r
v
R
v
v
g
v
g
v
v
v
io+
+
+
=
+
+
+
=
∴
=
−
−
−
+
=
=1
1
1
0
0(
)
χ
+
=
+
=
+
=
∞
→
+
+
∞ →→∞ = ∞ →=
1
1
1
1
lim
1
lim
0 m mb mb m m r R o o mb m o m io vi vo Rg
g
g
g
g
vi
vo
r
r
g
g
r
g
o L Lならば
さらに、
Vth
Vin
Vout
1.0
1/(1+χ）
m mbg
g
/
=
χ
Vdd
Vout
Vin
M1
M2
V
ｂ低電流源
+
-+
+
gm
・vgs
-gmb・vs gmb・vbs=r
o
i
o
R
L
v
o=V
V
V
V
s
v
i
vgs
で駆動して計算
とし出力を電圧源
vo
vi
=
0
は次式となる。
であり
o
o
gs
v
R
v
=
−
m
L
o
mb
m
o
o
g
R
r
g
g
i
v
Ro
1
1
1
1
≈
+
+
+
=
=
ソースフォロワ
ソースフォロワ
ソースフォロワ
ソースフォロワの
の
の出力抵抗
の
出力抵抗
出力抵抗
出力抵抗
出力インピーダンスが
1/gmに見える
Vdd
Vout(≒Vin)
Vin
M1
R
Ｌ（負荷抵抗）
１．基礎
２．ソース接地回路
３．ソースフォロア
４．ゲート接地回路
５．エミッタ接地回路
６．エミッタフォロア
７．ベース接地回路
８．付録
８．１ ゲート接地回路の等価モデル
８．２ ベース接地回路の等価モデル
ゲート接地回路構成
V
DD
R
D
+
+
-Vi
Vo
入力信号は、ソース
出力信号は、ドレイン
r
o
S
D
g m V g s
g
m b V b s
(a) 低周波ハイブリッドπ型モデル
ハイブリッドπ型モデルから
T型モデルへの変換(付録参照）
ゲート
ゲート
ゲート
ゲート接地回路
接地回路
接地回路
接地回路の
の
の小信号
の
小信号
小信号モデル
小信号
モデル
モデル
モデル
+
-D
S
r
o
(g
m+
g
mb)Vsg
G
Vsg
gmb gm+ 1ゲート接地増幅回路
Vdd
Rd
Vout
Vin
M1
＋
ー
V
ｂVdd
Rd
Vout
Vin
M1
＋
ー
V
ｂI
１C
１(a)
ゲート接地増幅回路
(b)
ゲート接地増幅回路の信号入力
+
+
+
--
-Vi
RD
Vo
gmb gm+ 1(g
m+
g
mb)Vsg
Vsg
(
ｃ
)
小信号等価回路（
ro
を無視した場合）
ゲート ゲートゲート ゲート接地接地接地接地アンプアンプアンプアンプ 上図（a）にゲート接地アンプの回路構成を示す。信号はソースに入 力される。通常、直流動作電流の安定化のため、同図（ｂ）のように定 電流源でバイアス電流を流しておき、ソースに交流信号を印加するの が一般的である。 本回路は入力インピーダンスが低いため高周波増幅向きである。 図（ｃ）にroを無視した場合の等価回路を示す。 （１） トランスコンダクタンス Ｇｍは次式のようになる。 （２） 入力抵抗 入力抵抗は次式のように、ソースフォロアの出力抵抗と同じで、かな り小さい。 1/gm を５０Ωにすることにより、同軸ケーブルとの整合がとれ、効率 よく増幅できる。 （３） 出力抵抗 m mb m in
g
g
g
R
1
≈
1
+
=
mb m mg
g
G
=
+
D oR
R
=
(
m mb)
D o mR
g
g
R
G
v
a
=
=
+
1
=
=
G
mR
ii
a
（４） 開放回路電圧ゲイン （５） 短絡回路電流ゲインro
が有限な場合の特性
•
ro
は増幅器の入力から出力につながっているので
ro
を介したフィードバックが生じる
•
roが有限な場合でもro≫1/Gmであれば影響を無視できる。
+
+
-V1
Rs
Ri
Ri(ideal)
G
m
v
1
+
-Vs
i
i
r
o
Vo
-R
L
R
Ro
i
o
入力信号源
モデル
増幅器モデル
負荷モデル
roを考慮した小信号等価回路
* R = Rd
ｒ ｒ ｒ ｒoををを考慮を考慮考慮考慮したしたゲートしたしたゲートゲートゲート接地接地接地接地アンプアンプアンプアンプ 上図にroを考慮したゲート接地アンプの等価回路を示す。 ここで、R = Rdである。 （１） 入力抵抗 キルヒホフの電流則を使うと
(
)
) ( ) ( ) (1
1
1
1
1
1
1
ideal i L o L L o t t o L o o ideal i t t t m o t o L o o o t ideal i t t iR
R
R
r
R
R
Gm
R
R
r
i
v
Ri
r
R
R
r
Gm
r
R
v
i
v
G
r
v
v
R
R
v
r
v
v
R
v
i
i
+
+
−
+
=
=
∴
+
+
−
+
=
∴
⋅
=
+
+
=
≡
− −(
)
(
)
(
)
(
)
(
m mb)
o L D mb m i o mb m o mb m L D o i D mb m ideal i mb m mr
g
g
R
R
g
g
R
r
g
g
r
g
g
R
R
r
t
t
R
R
R
g
g
R
g
g
G
i
v
+
+
+
+
+
+
+
=
=
=
+
=
+
=
∴1
1
1
1
≒
のとき
≫
ンプでは
ここで、ゲート接地ア
（２） 出力抵抗 出力抵抗は、次のステップで計算する。 １の結果と並列接続 と ＳＴＥＰ２： の場合を計算 ＳＴＥＰ１： である。 のときの step
R
R
o
o
Ro
s
i
v
v
∞
→
=
= 0
−
+
+
+
=
=
m ideal i o ideal i o t tG
R
Rs
r
R
Rs
r
R
v
i
R
Ro
) ( ) (1
1
1
1
1
したがって、
キルヒホフの電流則から m ideal i o ideal i o t t o ideal i o m o o o t ideal i o t m t oG
R
Rs
r
R
Rs
r
i
v
r
R
Rs
r
G
r
r
t
t
r
v
v
R
v
Rs
v
r
v
v
v
G
v
i
i
i
−
+
+
+
=
∴
+
+
+
−
=
∴
=
+
+
+
−
=
− −≡
) ( ) ( ) ( ) (1
1
1
1
1
1
1
1
1
1
1
0
1 1 1 1 1(
)
(
)
(
)
(
)
[
]
(
)
(
)
(
)
(
m mb o s)
Rs gmb gm ro gmb gm o mb m o mb m ideal i mb m mR
r
g
g
R
Ro
r
g
g
Rs
r
R
Ro
g
g
R
g
g
G
+
≅
+
+
+
=
+
=
+
=
+ + ≫1で ≫1のときは1
1
ゲート接地アンプでは１．基礎
２．ソース接地回路
３．ソースフォロア
４．ゲート接地回路
５．エミッタ接地回路
６．エミッタフォロア
７．ベース接地回路
８．付録
８．１ ゲート接地回路の等価モデル
８．２ ベース接地回路の等価モデル
エミッタ接地回路
-+
-ic
Rc
Vcc
V in
V out
ib
+
抵抗性負荷エミッタ接地増幅器
T
in
s
c
V
V
I
I
=
exp
大信号等価回路
-Vbe
+
-+
-Rc
Vcc
Vin
Vout
ib
+
Ic
順方向活性領域
順方向活性領域
順方向活性領域
順方向活性領域では
では
では
では
T
i
F
s
F
c
b
V
V
I
I
I
exp
β
β
=
=
Vcc Vo,V
V
CE(sat) Vi,V 0.5 1 1.5 Vcc Vi,V 0.5 1 1.5I
b,Aエミッタ接地回路のＶｉに対する
出力電圧とベース電流特性
VT
Vi
RcIs
Vcc
IcRc
Vcc
Vo
=
−
=
−
exp
)
( sat
c
E oV
V
=
c
sat
c
cc
c
R
V
V
I
=
−
E
(
)
Vi:大の場合、TRS:飽和領域で動作
エミッタ接地回路の電圧ー電流特性
順方向活性領域
飽和領域
+
+
+
--
-Vi
V1
i
i
Rc
r
o
g
m
v
1
i
o
r
π
小信号等価回路
を無視
πより
≪
r
rb
rb
エミッタ
エミッタ
エミッタ
エミッタ接地回路
接地回路
接地回路の
接地回路
の
の
の特性
特性
特性
特性
エミッタ エミッタ エミッタ エミッタ接地接地接地アンプ接地アンプアンプのアンプのの特性の特性特性特性 上図にエミッタ接地アンプの等価回路を示す。 （１） 入力抵抗 m i i i
g
r
i
v
R
=
=
π=
β
0 m vo i o mg
v
i
G
=
= 0=
（２） トランスコンダクタンス(
o
c
)
m
io
i
o
v
g
r
R
v
v
a
=
= 0
=
−
o c vi o o oR
r
i
v
R
=
= 0=
（４） 電圧ゲイン （３） 出力抵抗 Rcが十分大きいとき、avは、η
1
lim
=
−
=
−
=
−
=
−
∞ → T A c A T c o m v RcV
V
I
V
V
I
r
g
a
短絡回路電流ゲインai は、o
m
i
i
i
m
r
i
o
i
g
r
R
v
v
G
i
i
a
oβ
π
=
=
=
=
=0
Intrinsic Gain = - V
A
/ V
T
● バイアス電流に依存しない
●
npn, pnp
に依存しない
-+
-Ic = 1 0 0 μ A
Rc = 5 kΩ
Vcc
V in
V ou t
ib
+
(a)増幅回路例
(a)図のエミッタ接地増幅器の入力抵
抗,出力抵抗,電圧ゲインおよび電流
ゲインを求めよう。
I
c=100μ
μ
μA,β
μ
β
β
βo=100,
r
b
=0,
r
o
=∞とする。
(
)
100
2
.
19
5
26
100
5
26
100
)
26
(
100
=
=
−
≅
Ω
−
≅
−
=
Ω
=
=
Ω
=
≅
=
=
o
i
c
m
v
m
o
i
a
k
mV
uA
R
g
a
k
Rc
Ro
k
uA
mV
g
r
R
β
β
π
例
例
例
例
題
題
題
題
R
L=10kΩ -Vs+
Rc=5kΩVcc
Rs
=20kΩV
BIASVout
+
+
+
-Vs
V1
R
L=10kΩ
Gm
v
1
r
π=26ｋΩ
Rc=5k
Ω
Rs=20k
Ω
左図回路の電圧ゲインを計算する。VBIASは直流コレク
タ電流が100μＡとなるように調整するものとする。
(
)
(
)
(
)(
)
25
.
7
5
10
5
10
20
26
26
260
1
1 1−
≅
Ω
+
Ω
Ω
Ω
Ω
+
Ω
Ω
Ω
−
=
+
−
=
−
=
+
=
k
k
k
k
k
k
k
R
R
R
R
R
G
R
R
G
R
R
R
s o s o i s i m o m o i s i sv
v
v
v
v
v
v
L L例
例
例
例
題
題
題
題
エミッタ帰還エミッタ接地増幅器（１）
-+
-RcV c c
Vin Vout+
R
E(a)エミッタ帰還エミッタ接地増幅器
+
+
+
--
-V 1i
b R cr
og
mv
1 = β o i bi
or
π+
-V eR
E V o u t V i n(b)エミッタ帰還CE増幅器の小信号等価回路
エミッタ エミッタエミッタ エミッタ抵抗抵抗抵抗抵抗（（（（デジェネレーションデジェネレーションデジェネレーション抵抗デジェネレーション抵抗抵抗））））を抵抗 ををを有有する有有するするするエミッタエミッタエミッタエミッタ接地接地接地アンプ接地アンプアンプアンプ 上図（a）に示す回路は、ＭＯＳの場合と同様、トランスコンダクタンスが 低下するが、入出力抵抗が増大する。また、低歪回路として利用される。 入力抵抗 入力抵抗入力抵抗 入力抵抗 上図（ｂ）の小信号等価モデルを使って、キルヒホフの電流則を適用す ると、入力抵抗は以下にように解析できる。 トランスコンダクタンス トランスコンダクタンス トランスコンダクタンス トランスコンダクタンス
