SH2A-DUALコア搭載製品SH7265のご紹介

SH2A-DUALコア搭載製品

SH7265のご紹介

システムソリューション統括本部

システムソリューション製品技術部

ルネサスのマルチコア化取組み

(１) 業界動向

・ニーズ ： 機器のさらなる性能向上、高機能化

・対応策 ： 微細化による大規模集積化、高速化 → 消費電力問題

⇒ 解の1つとして、

マルチコア化の流れ

(２) ルネサスのマルチコア化取組み状況

適用分野別のマルチコア製品を開発中

① マルチメディア処理向けマイクロプロセッサ（SH-4A）

②

機器制御向けマイクロコントローラ（SH-2A）

(３) 今回のご紹介製品

SH2A-DUALコア搭載製品： SH7265

業界初の汎用マルチコア・マイクロコントローラ製品

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

• 利用方法

• まとめ、今後

背景処理の増大と消費電力

処理性能

大

小

シングルコア

消費電力

１．市場の動向と要求

・動向：ユビキタス社会に向け、機器のさらなる高機能化、高性能化、安全化を追求

この結果、組込み機器の処理内容の高度化、大規模化が急速に進展中

・要求：マイコンに対し、より一層の高処理性能化、大規模集積化

２．対応策

・従来は微細化で対応。

しかし、近年は微細化だけでは対応しきれず。

理由：ＣＰＵコアが１つでは、非常に高い動作周波数を必要とし、消費電力が増大

●

１つの解：マルチコア化 (１チップにCPUコアを複数搭載し、処理性能を向上)

低

高

マルチコア

２ CPUコア

4 CPUコア

消費電力

低減

消費電力

低減

●商用化例

１．サーバ

２．PC用プロセッサ

３．専用SoC(用途限定)

汎用の組込み用途

向けではなし。

お客さまのニーズ

信号処理能力を

DSP並みに向上

マイクロコンピュータを使っているけれども それを更に、、

グラフィックス

表示能力の

高度化

ネットワーク

通信機能等の

容易な付加

制御処理能力

の向上

開発コストの

抑制

部品点数、

部品コスト

の抑制

リアルタイム性

の確保

消費電力の

抑制

汎用マイコンとして製品化

「SH-2A」デュアルコア・マイコン

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

• 利用方法

• まとめ、今後

組込み向け汎用マルチコア製品開発のコンセプト

• 組込み向け汎用マイコンの要件を保持

– 低消費電力重視

– リアルタイム性の確保

– 汎用性の確保

– 開発ツールの整備

– 既存システムからの移行容易性を考慮

組込み機器分野での要件 （１）

ー リアルタイム性の確保 －

CPU

CPU

処理２

処理１

CDデッキ

制御

処理３

・シングルコア

処理が

阻害され、

トラブル発生

CDデッキ

システム

コントロール

●アプリケーションの高性能化・複雑化による課題

⇒ 制御処理の対象数増加し、リアルタイム性が必要な制御処理に影響

音切れなどが発生

CDデッキ

CPU0

CPU0

処理２

処理１

処理３

CPU1

CPU1

CDデッキ

制御

・マルチコア

リアルタイム性が

必要な処理を分離

これにより、他の処

理に影響されず。

システム

コントロール

音切れなし

課題へのルネサスの対応

●組込み用途 ⇒ 信号処理、機器制御など応用が広範囲

専用SoCマルチコア構成例：

CPU

(機器制御)＋音声処理または画像処理用プロセッサ

⇒ 音声や画像の処理性能は高いが、用途が限定。

CPU

CPU

処理２

処理１

処理３

専用DSP

専用DSP

マルチコア

音楽再生

専用ｸﾞﾗﾌｨｯｸｽ

ﾌﾟﾛｾｯｻ

専用ｸﾞﾗﾌｨｯｸｽ

ﾌﾟﾛｾｯｻ

画像処理

組込み機器分野での要件（２）

ー 汎用性の確保 －

システム

コントロール

CPU

CPU

処理２

処理１

処理３

システム

コントロール

画像表示

♪

♪

♪

音楽再生処理

CPU0

CPU0

CPU1

_CPU1

FPU内蔵

汎用コア

FPUにより、信号処理や画像処理を

高速実行

マルチコア

画像表示

FPU内蔵

汎用コア

♪

♪

♪

音楽再生処理

課題へのルネサスの対応

ー 汎用性の確保 －

システム

コントロール

●音声処理や画像処理が可能な高性能CPUコアを複数搭載

⇒

同じCPUで音声や画像の処理を行え、多様な応用に対応可能

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

• 利用方法

• まとめ、今後

マルチコア技術の概要

(１) リアルタイム制御性能に優れた「SH2A-FPU」 CPUコア

⇒ 音声や画像処理も可能な高性能CPUコアを採用

(２) 高転送効率の４層マルチレイヤバス構造

⇒ 高速かつ安定した処理性能を確保

(３) CPU間の連携処理を実現する

ＣＰＵ間通信機能

⇒ ハードウェアおよびソフトウェアのサポートにより、CPU間での

互いの処理状況の把握、処理の同期およびデータの受け渡し

が可能

(４) マルチコア用プログラム開発を支援する

開発環境

⇒ エミュレータ、コンパイラおよびデュアルコア用OSを準備

1993

1995

2000

2003

2005

SH-1

SH-1

SH-2

SH-2

SH-3

SH-3

SH-4

SH-4

SH2-DSP

SH2-DSP

SH3-DSP

SH3-DSP

SH-4A

SH-4A

SH-2A

SH-2A

産業・自動車・民生等

汎用組み込みコントローラ

プロセッサ系

コントローラ系

産業・ネットワーク・携帯電話・カーナビ・

デジタルＡＶ向け 組み込みプロセッサ

成長続けるSuperHコア

MMU

MMU有り

有り

汎用

汎用OS

OSサポート

サポート(LINUX

(LINUX等

等)

)

可能

可能

MMU

MMU無し

無し

μ

μiTRON

iTRON中心にサポート

中心にサポート

SuperHのコアは、MMU搭載のSH-4Aと、

組込み用途に特化したSH-2Aに集約しました 。

SH2A–FPUコアの特長

１．高性能組込み機器向けCPU

→ レジスタバンクによる高速な割込み応答速度、高コード効率

２．浮動小数点演算ユニット(FPU)

→ 画像処理、信号処理等に幅広く適用可能

３．FPUを含めたスーパスカラ演算方式

→ 特定の領域ではDSPを凌ぐ性能

４．処理の応答サイクルを保障し、かつ高速な応答

→

リアルタイム性を必要とするプログラムを

内蔵RAM領域に格納

CPU A

CPU B

OS 1

OS 2

ヘテロジニアス構成

CPU A

CPU A

OS 1

OS 2

AMP

(Asymmetrical Multi Processor:

同一

CPU)

Single OS

Instance

CPU A

CPU A

SMP

(Symmetrical Multi Processor:

同一CPU)

SH2A-DUALプラットフォームは、AMP型のマルチコアプラットフォームです

・同じ種類のCPUコアを複数個搭載

・一つのOSにより、各CPUに動的に

タスクを分散して処理する

・同種もしくは異種のCPUコア

を複数個搭載

・IO、バスをCPU間で共有

・各CPUごとに、同種もしくは

異種OS上で、異なるタスクを

処理する

ソフトウェア記述性に優れる

リアルタイム性に優れる

・コア、IOピンおよびバスを別々

に搭載し、完全にIO、バスを分

離。

異なるLSIをワンチップに

実

装したイメージ

基本アーキテクチャ

１．汎用のSH2A-FPUコアを2個搭載

２．４層式のマルチレイヤバス構造

SH2A-FPUコア毎に独立した

バスアクセスを確保

SH2A-FPU

SH2A-FPU

RAM0

CPU0

Cache0

FPU0

SH2A-FPU

SH2A-FPU

RAM1

CPU1

FPU1

外付けRAM

周辺モジュール

DMAC

内蔵RAMとDMACを組み合わせて

処理の応答サイクルを保障

Cache1

内部バス

（マルチレイヤバス構造）

SH2A-FPU

SH2A-FPU

CPU0

FPU0

URAM0

SH2A-FPU

SH2A-FPU

CPU1

FPU1

URAM1

INT

INT

CPU0

CPU1

CPU間

割込み

通信用

メモリ領域

パラメータ通信

CPU間の通信方式

ＣＰＵ間通信の機能により、

ＣＰＵ0とCPU1との間で処理の連携が可能

CPU間割込み

(専用ハードウェア)

一方のCPUからもう一方のCPUへ割込み、

パラメータ受け渡しなどの通知を行う

パラメータ通信

通信用メモリ領域を介したコピーによる

パラメータ送受信

組込み用マルチコア対応OS (SH2A-DUAL用μITRON )

•

タスクの割り当ては、プログラム開発時にあらかじめ決めておきます

•

このOSの利用によって、旧来のITRONから大幅に変わることなくSH2A-DUAL

をご利用いただけます。

タスク

割込み

ハンドラ

CPU間

割込み機能

(ITRON)

CPU間

割込み機能

(ITRON)

割込み

ハンドラ

外部・周辺割込み

CPU間通信(双方向)

ITRON カーネル

CPU＃０

CPU＃１

物理メモリ

CPU#0のみ使用

CPU#1のみ使用

共有(通信用メモリ領域)

ｱｸｾｽ

ｱｸｾｽ

ITRON カーネル

タスク

SH2A-DUAL(SH7265/SH7205)用開発ツール

C/C++コンパイラ

SuperH ファミリ用 C/C++コンパイラ (推奨バージョン、Ver.9)

コンパイラ、アセンブラは既存のSH-2A用ツールが使用できます。

オンチップデバッギングエミュレータ

E10A-USB (マルチコアデバイス用、型名：HS0005KCU04H)

新製品

μITRON仕様OS

「HI7200/MP」 (SH-2A マルチコアデバイス用、AMP型)

新製品

評価ボード

SH7265評価ボード「R0K572650D000BR」

開発中（特別出荷中）

SH7205CPUボード 「M3A-HS50G50」

開発中（特別出荷中）

「M3A-HS50G50」

「R0K572650D000BR」

CPUID#1ワークスペース

CPUID#2ワークスペース

ELF/DWARF

S-Type

Build

ELF/DWARF

S-Type

Build

High-performance Embedded Workshop

ターゲットボード

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

「SH2A-FPU」コアを２個搭載する製品

⇒ 「SH2A-DUAL」として展開

最初の製品：

「SH7205」

「SH7265」

• 利用方法

• まとめ、今後

SH-2A

（200MHz）

BSC

ROM,SRAM,

SDRAM

WDT

ADC

10bit

8ch

SSI

6ch

RTC

INTC

CAN

2ch

I

Cache

8kB

D

Cache

8kB

URAM

64KB

USB2.0

HOST/

FUNC

(HS)

2port

FPU

DMAC

SCIF

6ch

NAND

Flash IF

SSU

2ch

SH-2A

（200MHz）

URAM

32KB

FPU

I

Cache

8kB

D

Cache

8kB

2D

Graphics

ATAPI

I2C

MTU2

5ch

「SH7205」概要

●適用分野：

・産業機器、一般機器

●豊富な周辺機能

１．各種ストレージをサポート

（ATAPI/NANDフラッシュ/USB 2.0）

２．２Dエンジン搭載

（デジタル動画入力、アナログRGB出力）

３．多機能タイマ内蔵 モータ制御可能

SH-2A

（200MHz）

BSC

ROM,SRAM,

SDRAM

WDT

ADC

10bit

8ch

SSI

6ch

RTC

INTC

CAN

2ch

I

Cache

8kB

D

Cache

8kB

URAM

64KB

FPU

DMAC

SCIF

6ch

NAND

Flash IF

SSU

2ch

SH-2A

（200MHz）

URAM

32KB

FPU

I

Cache

8kB

D

Cache

8kB

2D

Graphics

MTU2

5ch

「SH7265」概要

USB2.0

HOST/FUNC

(HS) 2port

SD Card IF

ATAPI

IE Bus

AAC

Enc.

I2C

●適用分野

・デジタルカーエンターテイメント機器等

●SH7205に下記機能を付加

１．SDカードインタフェース

２．IE Bus

３．圧縮音楽ファイル(AAC形式)

エンコード・アクセラレータ

●車載品質対応(-40～85℃)

○

SH7265/SH7205の特長

- 電源電圧: Vcc 1.2V, PVcc 3.3V

- パッケージ: BGA1717-272（0.8mmピッチ)

- 温度: -20～85℃(SH7205)

-40～85℃(SH7265)

- WS: NOW

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

• 利用方法

• まとめ、今後

ソフトウェア構成

SH2A-FPU

SH2A-FPU

RAM0

CPU0

Cache0

FPU0

SH2A-FPU

SH2A-FPU

RAM1

CPU1

Cache1

FPU1

RAM

周辺

デュアルOS構成

＜メリット＞

・シングルコアのuITRONプログラムを

SH2A-DUAL用uITRONを用いて

デュアルコア用プログラムに流用可

・uITRONのRemote Procedure Call機能

およびRemote Service Call機能を活用

uITRON

uITRON

Application

#0

Application

#1

SH-2A

（200MHz）

BSC

ROM,SRAM,

SDRAM

WDT

ADC

10bit

8ch

SSIF

6ch

RTC

INTC

CAN

2ch

I

Cache

8kB

D

Cache

8kB

URAM

64KB

USB2.0

HOST/

FUNC

(HS) 2port

FPU

DMAC

SCIF

6ch

NAND

Flash IF

SSU

2ch

SH-2A

（200MHz）

URAM

32KB

FPU

I

Cache

8kB

D

Cache

8kB

2D

Graphics

（Vin / Vout)

ATAPI

I2C

MTU2

5ch

_TR/RV

ネットワーク

各種コントロール

ホストからの指示

(1) CPU0で制御：

FPUを使用した座標計算

モータ制御に適したMTU2内蔵

(PWM波形出力，2相エンコーダ

機能etc.)

(2) CPU1

で制御：

表示制御

CAN/USB等 等 通信制御

(3) FPU、MTU、CAN等の強力な周

辺機能

SH72

SH72

0

0

5

5

を用いた産業

を用いた産業

/

/

計測機器応用例

計測機器応用例

インバータ制御に必要な

PWM波形の発生

表示

アナログ

RGB

PC

目次

• 製品化の背景

• 開発コンセプト

• マルチコア技術の概要

• マルチコア製品第一弾の概要

• 利用方法

• まとめ、今後

„

AMP（非対称型マルチプロセサ）

„

レイテンシ重視型のマルチレヤーバス(MLB)を採用。

9

２つのバスマスタ、ＤＭＡ用の合わせて４系統の独立バス構造。

9

この２つのバスマスタに２個のＣＰＵを搭載。

9

ＳＯＣ用標準バスとして多くの実績あり。

„

CPUは、組込み制御に適したSH2A-FPU（200MHz)を搭載する。

9FPUは、産業、音楽などの信号処理、数値計算に適する。

9URAMを併用することで高い実効性能を引き出せる。

9

レジスタバンクを持ち高い応答性を持つ。

„

内蔵フラッシュメモリ時にも対応できる構造を保有。

„

SH2A-DUAL対応μITRON, デバッガを整備。

„

今後も性能向上、電力低減の継続的な努力を行います。

SH2A-DUAL プラットフォームのまとめ

SH2A系製品は、DUALコア以降も、組込みCPU

の性能向上を継続します。

SH2-DSP

78 MIPS

DSP

SH-1

26 MIPS

SH-2/2E

104 MIPS

FPU

MAC

Em

be

dde

d C

or

e

SH

SH

-

-

2A

2A

～200MHz

～20MHz

～100MHz

～80MHz

SH-2A

・Super Scalar（2 Issues ）

・Harvard architecture

・Parallel Flash access（128bit＋ROM

Cache）

・New Instruction

480MIPS

M

ult

i C

or

e化

SH

SH

-

-

2A

2A

Dual

Dual

960MIPS

SH

SH

-

-

2A

2A

Multi

Multi

1GIPS~

2005

2010

SH-2A Dual/Multi

・Function Improved Dual/Multi

Core ・Individual high speed

Local-ROM/RAM

・High speed internal bus（i. e.

400MB/s × 4）

1995