JAIST Repository: 金属/YSZ/Si構造上への単結晶強誘電体PZT薄膜の作製

全文

(1)JAIST Repository https://dspace.jaist.ac.jp/. Title. 金属/YSZ/Si構造上への単結晶強誘電体PZT薄膜の作製. Author(s). 堀井, 貞義. Citation Issue Date. 1998-09. Type. Thesis or Dissertation. Text version. none. URL. http://hdl.handle.net/10119/2572. Rights Description. Supervisor:堀田將, 材料科学研究科, 修士. Japan Advanced Institute of Science and Technology.

(2) 金属/YSZ/Si 構造上への単結晶強誘電体 PZT 薄膜の作製堀井貞義. (堀田研究室). MFIS Metal Ferroelectric Insulator Semiconductor)-. 【はじめに】強誘電体薄膜を用いた（型メモリは、高速動作、低消費電力などの特徴を持つため理想的なメモリとして期では、基板中への強誘電体材料の拡散や反応などの抑待されている。この制の目的で、と強誘電体薄膜間にバッファ層を挿入している。以前本研究室では、薄膜のバッファ層としてエピタキシャル薄膜を用いていたが、とのもあるために界面付近で多数の結晶欠陥が生じ、電気的特性に悪影格子不整合がとの格子不整合を緩響を及ぼしていることがわかった。そこで本研究では、和するために、その間に金属薄膜を挿入した構造を採用し、金属および薄膜をエピタキシャル成長させ、良好な強誘電体特性を得ることを目的としている。薄膜は、反応性スパッタ法により基板上にヘテロエピタキ【実験方法】基板上に基板温度シャル成長させた。薄膜は、スパッタ法によりで堆積した。薄膜は、反応性スパッタ法により基板温度で厚さ堆積した。最後に電気的特性の測定のため、真空蒸着により上部電極を形成した。薄膜上の薄膜の配向は、堆積速度により主配【結果】単結晶混在配向、主配向と制御できた。試料の上に基板向、で堆積した薄膜はにエピタキシャル成長した。その一例として、温度薄膜上に薄膜を堆積した試料のパターンを図に示す。また、試料上では、基板温度で、に優先配向した。これら種類の薄膜の間の分極電界特性を図に示す。図から、下地の薄膜のへの配向薄膜の残留分極、抗電度が強いほど、残留分極が大きく、エピタキシャル 2 は、それぞれ、であることがわかる。また、リーク電流は界薄膜のへの配向度が強いほど小さかった。. FET. MFIS-FET. Si. Si. PZT YSZ PZT. (100)YSZ. 10.8%. Semiconductor). Ir. YSZ Ir PZT. PZT YSZ MFMIS(Metal Ferroelectric Metal Insulator PZT (100)Si YSZ/Si 600700 C 600650 C 200nm Au (1)Ir(100) (1)(2). (100)YSZ Ir (2)Ir(100)+(111) (3)Ir(111) 600 C PZT (001) (100)Ir PZT XRD (3) 650 C PZT(111) Au-Ir - (P-E) 2 2Ec. (100). 図 1:. 80 C/cm 130kV/cm. PZT/Ir/YSZ/Si XRD. keywords. 1. (001)PZT. Ir. 3. PZT (100) 2Pr. 構造の. パターン. 図 2:. PZT. 薄膜の P-E 特性. MFMIS, PZT, Iridium, YSZ, 強誘電体, Si, メモリー. Copyright c 1998 by Sadayoshi Horii. Ir.

(3)