FPGAボード

Mega-Sys Co.,Ltd. i

MS91501BD FPGA ボード取扱説明書

LP8K

Ver 1.01

2016/07/06

平成28 年 07 月 06 日 作成： Megasys

Mega-Sys Co.,Ltd.

ii

－ 改定履歴 －

Revision Date Author Comments

1.00 2016.06.06 megasys LP8K バージョン Initial Release 1.01 2016.07.06 megasys 記述誤り訂正

Mega-Sys Co.,Ltd. iii

－ 目次 －

1

はじめに ...4

1.1 概要 ... 4

2

基板構成 ...5

2.1 ボード概略図 ... 5 2.2 ボード仕様 ... 6

3

ボード説明 ...7

3.1 部品配置 ... 7 3.2 電源 ... 8 3.3 発信器 ... 8 3.4 コンフィグレーションモード切り替え用ジャンパSW ... 9 3.5 コンフィグレーション用コネクタ ... 10

4

FPGA コンフィグレーション ... 12

4.1 FPGA 内部 CRAM コンフィグレーションモード ... 12 4.2 SPI フラッシュ書込みモード ... 15 4.3 FPGA 内部 NVCM 書込みモード ... 17 4.4 SPI フラッシュからのコンフィグレーションモード ... 18 4.5 FPGA 内部 NVCM からのコンフィグレーションモード ... 18

5

付属資料 ... 19

5.1 基板外形図 ... 19 5.2 基板回路図 ... 20 5.3 使用部品 ... 21

6

補足 ... 21

Mega-Sys Co.,Ltd. 4

1

はじめに

本書は MS91501BD FPGA ボード(LP8K バージョン)の取扱説明書です。

1.1

概要

本ボードは Lattice Semiconductor 社製 iCE40 シリーズ LP8K FPGA を使用した FPGA 開発ボードです。

iCE40 LP8K は Logic Cell 数 7,680 個 RAM bit 数 128Kbits PLL2 個 最大 I/O 数 178 のデバイスです。本基板に搭載されているデバイスはLP8K-CM81 で、このデバイスの 最大I/O 数は 63 ですが、本基板から外部接続可能な最大 I/O 数は 52 となっております。

本ボードには電源回路、クロック用発信器、コンフィグレーションスイッチ、汎用ス イッチ（リセットスイッチ）、コンフィグレーション用回路、コンフィグレーション用 ROM が装備され、Lattice Semiconductor 社が提供するフリーの FPGA 開発ソフト iCEcube2 を使用して、すぐに開発が始められるボードとなっています。 また本ボードは、iCE40 シリーズに特有の 3 種のコンフィグレーション動作モードが サポートされています。 すなわち、コンフィグレーションデータをFPGA へ直接書き込むコンフィグレーショ ン動作モード、基板上のシリアルフラッシュ ROM にコンフィグレーションデータを書 込み、このSPI フラッシュから FPGA のコンフィグレーションデータを書き込むコンフ ィグレーション動作モード、FPGA 内部の不揮発性メモリ（NVCM）にコンフィグレー ションデータを書込み、このFPGA 内部 NVCM からコンフィグレーションを行うコン フィグレーション動作モードの3 種のコンフィグレーション動作モードをサポートしま す。

これらのコンフィグレーションにはLattice Semiconductor 社が提供する USB Cable ispDOWNLOAD cable(HW-USBN-2A)を使用します。

Mega-Sys Co.,Ltd. 5

2

基板構成

2.1

ボード概略図 本ボードの外形と部品配置の概略図を図 2.1-1 ボード概略図に示す。 60mm C N 1 C N 2 F P G A U 0 C N 3 C N 4 U 1 U 5 40mm U2 U4 U3 SW1 SW2 J P 2 J P 1 U6 MS91501BDA 図 2.1-1 ボード概略図

Mega-Sys Co.,Ltd. 6

2.2

ボード仕様 本ボードの仕様一覧を下記の表 2.2-1 ボード仕様一覧に示す。 表 2.2-1 ボード仕様一覧 項目 内容 補足 搭載FPGA iCE40LP8KCM81 ユーザーIO 56 本（CN1:28,CN2:28） コンフィグレーション 用ROM

M25P20（Micron serial ROM） 又 は 同 等

品 電源入力 DC3.3V,DC2.5V(2.5VI/O が必要な時)、その他の FPGA 用内部電源はボード内で生成 クロック用発信器１ 25MHｚ クロック用発信器２ 32.768kHz ステータスLED１ 電源ON 時点灯 LED1 ステータスLED２ コンフィグレーション完了時消灯（NG で点灯） LED2 スイッチ１ コンフィグレーション開始 SW1 スイッチ２ 汎用スイッチ（リセットスイッチ） SW2 コンフィグレーション 起動用リセット回路 TPS3808G01DBV 電源電圧検出リセット回路 I/O コネクタ 2.54mm ピッチ 40PIN×2 個 CN1,CN2 コンフィグレーション 用コネクタ１ 2.54ｍｍピッチ 6PIN CN3 コンフィグレーション 用コネクタ２ 2.54mm ピッチ 2PIN CN4 コンフィグレーション モード切り替え用ジャ ンパSW１ 2.54mm ピッチ 3PIN JP1 コンフィグレーション モード切り替え用ジャ ンパSW２ 2.54mm ピッチ 2PIN JP2 プリント基板 ガラスエポキシ6 層基板 1.0t 基板寸法 40×60ｍｍ 質量 約9g (CN1,CN2 にピンヘッダを装着しない状態) 付属品１ ジャンパソケット2 個（コンフィグレーションモー ド設定用） 付属品２ 2×20PIN ピンヘッダ 2 個 付属品３ 2×20PIN ピンソケット 2 個

＊iCE40LP8KCM81：Logic Cell 数 7,680 個 RAM bit 数 128Kbits PLL2 個 静止電流360uA typ.

Mega-Sys Co.,Ltd. 7

3

ボード説明

3.1

部品配置 本ボードの概略部品配置図を図 3.1-1 概略部品配置図、ボード写真を図 3.1-2 ボード写真に 示す。 C N 1 C N 2 F P G A U 0 C N 3 C N 4 U 1 U 5 ユーザーIO U2 U4 U3 SW1 SW2 J P 2 J P 1 U6 MS91501BDA ユーザーIO LED1 LED2 予備 1.2V電源 電源LED 汎用SW コンフィグレーションSW コンフィグレーション ステータスLED FPGA 発信器１ 発信器２ コンフィグレーション モード設定ジャンパ SW コンフィグ レーション ROM コンフィグレーション 用コネクタ２ コンフィグレーション 用コネクタ１ リセット 図 3.1-1 概略部品配置図 図 3.1-2 ボード写真

Mega-Sys Co.,Ltd. 8

3.2

電源 本ボードは外部から3.3V を供給して使用します。また、2.5V の I/O 端子が必要な場合には 外部から2.5V を追加供給して使用します。（2.5V の I/O を使用しないときには 2.5V の供給は 不要です。） FPGA 内部で使用する 1.2V は本ボード上のレギュレータで生成され FPGA に供給されます。 本ボードでは I/O バンク 3 が本ボード上のジャンパー抵抗の接続を切り替えることにより 2.5V の I/O に切り替え可能な構造になっています。 ・R10 と R11 の 0Ω抵抗の接続を変更して切り替えます。 バンク3 の I/O 電圧 R10 R11 3.3V 実装 未実装 2.5V 未実装 実装 ・出荷時は3.3V の接続状態になっています。

3.3

発信器 本ボード上にクロック用に使用する 25MHz と 32.768kHz の 2 種の発信器が搭載されてい ます。 32.768kHz はボード上のジャンパ抵抗 R26 を未実装とすることにより FPGA への入力を止 めることができます。（出荷時は、R26 は実装状態となっています。すなわち FPGA に 32.768kHz が入力される状態となっています。） また汎用I/O の一部の端子がクロック入力兼用ピンとしてクロック入力に使用できる構成と なっておりますのでボード外部からクロック信号を入力することも可能です。

Mega-Sys Co.,Ltd. 9

3.4

コンフィグレーションモード切り替え用ジャンパ SW 本ボードは １．外部からFPGA 内部のコンフィグレーションメモリへ直接コンフィグレーションデータを 送りコンフィグレーションを行うコンフィグレーションモード ２．FPGA 内部の不揮発性メモリ（NVCM）にコンフィグレーションデータを書き込みその不 揮発性メモリのデータによりコンフィグレーションを行うモード

３．本ボード上にあるFPGA 外部のコンフィグレーション用 ROM（シリアルフラッシュ ROM） にコンフィグレーションデータを書き込み、そのROM データにより FPGA のコンフィグレ ーションを行うモード の3 種のコンフィグレーションモードを切り替えることができます。 コンフィグレーションモードの切り替えはコンフィグレーションモード切り替え用ジャン パ SW1（JP1）とコンフィグレーションモード切り替え用ジャンパ SW2（JP2）の切り替え と、コンフィグレーションデータダウンロードケーブルとコンフィグレーション用コネクタの 間の接続の変更により行います。 各コンフィグレーションモードの接続の詳細は次項3.5 コンフィグレーションコネクタの項 目で説明します。

Mega-Sys Co.,Ltd. 10

3.5

コンフィグレーション用コネクタ 本ボード上にはFPGA コンフィグレーション用データコネクタ１（CN3:6PIN）とコンフィ グレーション用データコネクタ２（CN4:2PIN）の 2 種類のコネクタが用意されています。 各コネクタのPIN 番号と信号名の対応を下表に示します。 CN3:6PIN PIN 番号 1 2 3 4 5 6 端子名 SCK SI SO SS_B GND VCC CN4:2PIN PIN 番号 1 2 端子名 CRESET_B CDONE この上記2 種類のコネクタと FPGA コンフィグレーションデータダウンロードケーブルの 接続およびコンフィグレーションモード切り替え用ジャンパSW1,2 を下表、表 2.2-1 ボード 仕様一覧コンフィグレーション関係モード一覧の様に切り替えることにより3.4 項で説明した 3 種のコンフィグレーションモードに対応できる構成になっています。 表3.5-1 表 2.2-1 ボード仕様一覧コンフィグレーション関係モード一覧 動作モード JP1 JP2 CN3 CN4 SCK SI SO SS_B CDONE CRESET_B FPGA 内部 CRAM コンフィグモード GND (2,3)

OFF TCK TDO TDI ispEN INITN TRST

SPI フラッシュ書 込みモード

open ON (1,2)

TCK TDI TDO ispEN INITN TRST

FPGA 内部 NVCM 書込みモード

GND (2,3)

OFF TCK TDO TDI ispEN INITN TRST

SPI フラッシュか らのコンフィグレ

ーション

open ON (1,2)

(TCK) (TDI) (TDO) (ispEN) (INITN) (TRST)

FPGA 内部 NVCM からのコンフィグ

レーション

VCC (1,2)

OFF (TCK) (TDO) (TDI) (ispEN) (INITN) (TRST)

＊CN3 の GND,VCC はそれぞれダウンロードケーブルの GND,VCC と接続する必要がありま す。（SPI フラッシュからのコンフィグレーションのときと FPGA 内部 NVCM からのコンフ ィグレーションモードのときを除く。これらのモードのときはVCC,GND ともに OPEN で OK です。）

Mega-Sys Co.,Ltd. 11 ＊＊SPI フラッシュからのコンフィグレーションのときと FPGA 内部 NVCM からのコンフィ グレーションモードのときのCN3,CN4 端子は OPEN で OK です。（上表のカッコ付きの信号 はOPEN でよい。） ＊＊＊すでにFPGA 内部の NVCM に書き込みが行われた後は NVCM へ新たなデータの書き 込みはできませんので注意してください。（内部NVCM はワンタイムメモリとなっています。）

Mega-Sys Co.,Ltd. 12

4

FPGA コンフィグレーション

表3.5-1 コンフィグレーション関係モード一覧に示した各モードのコンフィグレーショモー ドの動作について説明します。

4.1

FPGA 内部 CRAM コンフィグレーションモード

１．Lattice Semiconductor が提供する Diamond Programmer ソフトとコンフィグレ ーションデータダウンロードケーブル(Lattice Semicondutor ispDOWNLOAD Cable HW-USBN-2A)を使用して書き込みを行います。

２．Diamond Programmer を起動します。

Mega-Sys Co.,Ltd.

13

４．Device Family をクリックして ice40 を選択、Device をクリックして LP8K を選択 します。

５．Operation をダブルクリックして CRAM Programing を選択し、コンフィグレーシ ョン用.bin データを選択し OK をクリックします。

Mega-Sys Co.,Ltd. 14 ６．この画面でDesign タブから Program を選択します。 →FPGA 内部 CRAM へのコンフィグレーションが開始されます。 この画面を終了するときに設定を save するかどうか聞いてきますので、ファイル名を 入力してsave を行い終了します。（他のモードでも同様です。）

2 回目以降は３．で Open an existing programmer project を選択してプログラミング

を行うことができます。（このとき５．の状態が保存されますので、６．以降を行う形

Mega-Sys Co.,Ltd.

15

4.2

SPI フラッシュ書込みモード

１．から４．までは4.1 と同じ操作です。

５．Operation をダブルクリックして SPI Flash Programing を選択し、コンフィグ レーション用.bin データを選択します。

次にSPI Flash の型番を選択します。（この例では Micron,SPI-M25P20,8-pin SOIC） 次にOK をクリックしてメイン画面に戻ります。

Mega-Sys Co.,Ltd. 16 ６．この画面でDesign タブから Program を選択します。 →基板上のSPI フラッシュへのコンフィグレーションデータの書き込みが行われます。 また同時にFPGA もコンフィグレーションされます。

Mega-Sys Co.,Ltd. 17

4.3

FPGA 内部 NVCM 書込みモード １．から４．までは4.1、4.2 と同じ操作です。 ５．Operation をダブルクリックして NVCM ProgramingMode を選択し、コンフィグ レーション用.nvcm データを選択します。（このときは.bin データではなく.nvcm デー タを使用します。） ６．この画面でDesign タブから Program を選択します。 →FPGA 内部の不揮発性メモリ（NVCM）へのコンフィグレーションデータの書き込み が行われます。また同時にFPGA もコンフィグレーションされます。

Mega-Sys Co.,Ltd. 18

4.4

SPI フラッシュからのコンフィグレーションモード ・ジャンパSW、JP1 と JP2 を表 3.5-1 に従って SPI フラッシュからのコンフィグレー ションモードに設定します。 ・電源投入または基板上のSW1 の ON/OFF で SPI フラッシュからのコンフィグレーシ ョンが行われます。 ・すでにコンフィグレーションデータが書き込まれたSPI フラッシュからのコンフィグ レーションモードのときはProgrammer ソフトを使用する必要はありません。

4.5

FPGA 内部 NVCM からのコンフィグレーションモード ・ジャンパSW、JP1 と JP2 を表 3.5-1 に従って FPGA 内部 NVCM からのコンフィグ レーションモードに設定します。 ・電源投入または基板上のSW1 の ON/OFF で SPI フラッシュからのコンフィグレーシ ョンが行われます。 ・すでにコンフィグレーションデータが書き込まれたFPGA 内部 NVCM からのコンフ ィグレーションモードのときはProgrammer ソフトを使用する必要はありません。

Mega-Sys Co.,Ltd.

19

5

付属資料

Mega-Sys Co.,Ltd. 20

5.2

基板回路図 U0 iCE40LP8K-CM81 E6/CDONE H6/CRESET_B F7/IOB_108/SS G6/IOB_105/SDO G7/IOB_107/SCK H7/IOB_106/SDI G4/IOB_81/GBIN5 G5/IOB_103/CBSEL0 H1/IOB_54 H4/IOB_82/GBIN4 H5/IOB_104/CBSEL1 J1/IOB_55 J2/IOB_56 J3/IOB_57 J4/IOB_70 B1/IOL_3A B2/IOL_2B C1/IOL_3B C2/IOL_2A C3/IOL_7B D1/IOL_10A D2/IOL_7A D3/IOL_13B/GBIN7 E1/IOL_10B E2/IOL_13A E3/IOL_14A/GBIN6 E4/IOL_14B F1/IOL_22A F3/IOL_22B G1/IOL_24B G3/IOL_24A A1/IOT_224 A2/IOT_221 A3/IOT_217 A4/IOT_208 A6/IOT_185 A7/IOT_177 A8/IOT_174 B3/IOT_218 B4/IOT_211 B5/IOT_188 B6/IOT_183 B7/IOT_180 B8/IOT_170 C4/IOT_198/GBIN0 C5/IOT_197/GBIN1 D5/IOT_212 E5/IOT_214 A9/IOR_116 B9/IOR_120 C9/IOR_148 D6/IOR_115 D7/IOR_117 D8/IOR_141/GBIN2 D9/IOR_119 E7/IOR_118 E8/IOR_140/GBIN3 F8/IOR_113 G8/IOR_114 G9/IOR_112 H9/IOR_111 J8/IOR_109 J9/IOR_110 A5/VCCIO0 C6/VCCIO1 H3/VCCIO3 J5/VCCIO2 H8/VCC_SPI G2/VCC_PLL/IOL26A H2/GND_PLL/IOL26B C7/VPP_FAST C8/VPP_2V5 J7/VCC_PLL0/IOB41 J6/GND_PLL0/IOB36_GBIN4 D4/VCC E9/VCC F2/VCC F4/GND F5/GND F6/GND F9/GND 3.3V 1.2V 1.2V open 3.3V D1 MBR0520L 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 U2 M25P20-VMN6 SDO SDI SCK WPN CSN HLDN VCC 5 6 3 1 7 8 2 VCC:8 GND:4 GND4 1 2 CRESET_B/TRST CDONE/INITN 3.3V SPI_VCC(3.3V) R21 10k R22 10k SCK/TCK SI /TDI SO/TDO SS_B/PROG GND VCC 1 2 3 4 5 6 R18 10k 3.3V CN2 PH-2X40SG CN1 PH-2X40SG CN3 CN4 A1 A2 A3 A4 A6 A7 A8 B3 B4 B5 B6 B7 B8 C4 C5 D5 E5 A9 B9 C9 D6 D7 D8 D9 E7 E8 F8 G8 G9 H9 J8 J9 A5 C6 H3 J5 H8 G2 H2 C7 C8 J7 J6 D4 E9 F2 F4 F5 F6 F9 E6 H6 F7 G6 G7 H7 G4 G5 H1 H4 H5 J1 J2 J3 J4 B1 B2 C1 C2 C3 D1 D2 D3 E1 E2 E3 E4 F1 F3 G1 G3 LED2 R20 10k 3.3V 1.2V C12,13,14,15 0.1uF C16,17,18,19 0.1uF R19 4.7k 1.2V R14 100 C7 0.1uF C6 10uF INHN GND VCC OUT U3 KC2520M C1XE 3.3V R4 4.7k 3.3V 1 2 4 3 2.5V R100 R11 0 未実装 1.2V R15 100 C8_10uFC9 0.1uF A3 A4 A6 A7 A8 B4 B5 B6 B7 B8 C5 D5 E5 A9 B9 C9 D6 D7 D8 D9 E7 E8 F8 G8 G9 H9 J8 J9 A1 A2 B3 G4 G5 H1 H4 H5 J1 J2 J3 J4 B1 B2 C1 C2 C3 D1 D2 D3 E1 E2 E3 E4 F1 F3 G1 G3 A1 A2 B1 B2 B3 C1 C2 C3 D1 D2 D3 E1 E2 E3 E4 F1 F3 G1 G3 G4 G5 H1 H4 H5 J1 J2 J3 J4 A3 A4 A6 A7 A8 A9 B4 B5 B6 B7 B8 B9 C5 C9 D5 D6 D7 D8 D9 E5 E7 E8 F8 G8 G9 H9 J8 J9 3.3V GND 3.3V 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 2.5V 3.3V GND 2.5V C10 0.1uF C11 10uF SENSE MR VDD GND RESET CT SW1 tact 1.2V R7 39k C4 0.001u C3 0.1u CRESET_B 3.3V R8 10k U4 TPS3808G01 DBV 5 3 6 2 1 4 1 2 3.3V R9 51k R3 4.7k SW2 tact IN GND OUT C2 1uF LED1 R23 3k 3 2 1 C1 1uF U1 MCP1700-1202E/TT 3.3V R2 0 未実装 R5 100k R6 100k 1.2V R1 0 R13 0 未実装 3.3V C5 0.1u C20 0.1uF R12 0 未実装 R16 0 R17 0 名称　MS91501BDA 日付　2016/06/02 作成　megasys 所属　メガシス㈱ C21 10uF C2210uF IN GND OUT 1 3 2 U5 TLV117112DCY C23 1uF 1 2 C L K SPI_VCC(3.3V) SPI_VCC(3.3V) R24 10k GND JP1 2 1 3 JP2 1 2 3.3V VIO GND VCC OUT U6 SG-3030 CM 3.3V R25 0 1 2 4 3 3.3V R26 0 C24 0.1u R27 0 R28 0 CN1-CN4 JP1,2 SW1,2 LED1,2 C1-C24 R1-R28 3.3V

Mega-Sys Co.,Ltd. 21

5.3

使用部品 MS91501BD 部品表 NO 機能 数 型番 コメント

U0 FPGA 1 iCE40LP8K-CM81 Lattice Semiconductor

U1 Voltage regulator 1 MCP1700T-1202E/TT(SOT23) Micro Chip etc.

U2 Serial Flash 1 M25P20-VMN6(SO8) Micron etc.

U3 OSC 1 KC2520B C1XE(or KC2520C

C2XE) Kyocera etc.

U4 Reset 1 TPS3808G01DBV(SOT23) Texas Insturuments

etc.

U5 Voltage regulator

2 1 TLV117112DCY(SOT223)(予備）

Texas Insturuments etc.

U6 OSC2 1 SG-3030CM EPSON etc.

SW1,2 Tact Switch 2 B3U-1000P Omron etc.

D1 Diode 1 MBR0520L(SOD-123) ON Semiconductor

etc.

LED1,2 LED 2 LHQ974(1608size) etc. Chip type LED 赤

JP1 Jumper SW 3 2.54mm pitch 3PINx1 列 Harwin etc.

JP2 Jumper SW 2 2.54mm pitch 2PINx1 列 Harwin etc.

CN1,2 Connector 2 2x20=40PIN 2.54mm pitch 未実装

CN3 Connector 6 2.54mm pitch 6PINx1 列 Harwin etc.

CN4 Connector 2 2.54mm pitch 2PINx1 列 Harwin etc.

6

補足

弊社では FPGA 開発ツールおよび FPGA デバイスの内容についてのサポートは行ってお りません。あらかじめご了承いただけますようお願いいたします。

Mega-Sys Co.,Ltd. 22 1.本書に記載された内容につきましては、改善のため予告なしに変更することがあります。 2.本書に記載された情報や図面等の使用に起因した等三者の所有する工業所有権およびその他の権利侵害に対し当社はその責任を 負うものではありません。 3.本書に記載された内容を当社に無断で転載または複製することは、ご遠慮下さい。 4.本書に記載された製品は「外国為替及び外国貿易管理法」に基づく戦略物質等に該当します。従って本製品を輸出する場合は、同 法に基づく許可が必要となります。 © 2015 Mega-Sys Co., Ltd. 〒407-0014 山梨県韮崎市富士見３－１６－３７ メガシス株式会社 TEL:0551-23-0576 FAX:0551-23-0576 URL:http://www.megasys.co.jp