マルチコアにおけるソフトウェア:5.ヘテロマルチコアプロセッサCell上でのスレッド実行環境

全文

(1) 特. 集マルチコアにおけるソフトウェア. 5. ヘテロマルチコアプロセッサ Cell上でのスレッド実行環境 A Thread Runtime Environment on Cell- A Heterogeneous Multi-core Processor. 前田誠司（株）東芝研究開発センターコンピュータ・ネットワークラボラトリー [email protected]. 雨宮治郎（株）東芝セミコンダクター社ブロードバンドシステム LS I 開発センター [email protected]. Cell プロセッサは，汎用プロセッサコア 1 基とメディア処理用プロセッサコア 8 基を混載するヘテロマルチコアプロセッサである．その性能は，複数の高精細動画像を同時処理できる能力を十分に備えており，ソフトウェアによる複数ストリーム処理を可能にする．しかし，単にハードウェア処理をソフトウェア処理に置き換えただけでは，アプリケーションの開発コストが増大してしまうため，OS から開発ツールに至るまで，総合的なソフトウェア環境による開発サポートが必要不可欠である．本稿では，総合的なソフトウェア環境である Cell ソフトウェアプラットフォームに関し，特にスレッド実行環境に着目し，そのプログラミングモデルとスケジューリング技術を紹介する．. ディジタル家電向けプラットフォームとその課題. しかし，単にハードウェア処理をソフトウェア処理に. BS/CS ディジタル放送に加え，地上ディジタル放送. 複雑化することで，開発が難しくなるという問題がある．. が開始され，ハイビジョン放送が一般的になりつつあ. また，リアルタイム処理が必要な各種コーデックを複数. り，それに呼応して HDD レコーダもハイビジョン録画. 同時実行する際，すべてのコーデックの組合せに対し，. 対応が進んでいる．また，家庭用ビデオカムコーダや. ソフトウェア開発者が処理の動作タイミングなどを適切. HD DVD 等のディスクメディアに記録されるコンテンツ. に設定し，リアルタイム性を保証することは困難である．. も高精細化が進んでおり，近年のディジタル家電におい. そこで，Cell プラットフォームでは，これらの課題を. て，高精細画質のメディア処理は，必須の機能といえる．. 解決するため，OS から開発ツールに至る総合的なソフ. 一方，プロセッサの性能は継続的に向上しており，さ. トウェア環境である，Cell ソフトウェアプラットフォー. らにマルチコア化によって，単体チップ性能においても. ムを提供する．. 置き換えただけでは，ソフトウェアのコード量が増加し. 飛躍的に向上している．Cell プロセッサはマルチコアプロセッサ構成を採用しており，その性能は，複数の高精細画質のコンテンツ（以降，HD コンテンツ）を同時処. Cellプロセッサ. 理できる能力を十分に備えている．そのため，Cell プロ. Cell プロセッサ. セッサを用いれば，HD コンテンツを複数同時処理でき. テインメント，IBM，東芝の 3 社で共同開発したプロセ. るディジタル家電を，ソフトウェアを中心に構成するこ. ッサであり，1 基の PPE（Power Processor Element）と. とができる．今まで，専用 LSI を用いる場合が多かった. 8 基の SPE（Synergistic Processor Element）という異種. MPEG-2 や H.264 のコーデックをすべてソフトウェアで. のプロセッサコアを 1 チップ上に実装する，ヘテロマ. 実現するため，新しいコーデックへの対応を迅速に行え. ルチコア構成を採用している（図 -1）．PPE は，Power. るという利点もある．. アーキテクチャの 64bit プロセッサコア本体（PPU）. 34. 47 巻 1 号情報処理 2006 年 1 月. 1）. は，ソニー・コンピュータエンタ.

(2) 5. ヘテロマルチコアプロセッサ Cell上でのスレッド実行環境. PPE. S PE. S PE. S PE. SPU. SPU. SPU. SPU. LS. LS. LS. LS. MFC. MFC. MFC. MFC. PPU L2. XDR DRAM. XIO. S PE. Cache Element Interconnect Bus. MFC. MFC. MFC. LS. LS. LS. LS. SPU. SPU. SPU. SPU. S PE. S PE. S PE. S PE. Cell/GPU. FlexIO. MFC. S u pe r C ompanion C hip. PPE : Power Processor Element SPE : Synergistic Processor Element L S : Local Storage. I/O. 図 -1 Cell プロセッサ. と，512KB の L2 キャッシュを備える．SPE. は，マル. アプラットフォームを構築する必要がある．Cell ソフト. チメディア処理に特化したコアであり，SIMD（Single. ウェアプラットフォームは，この課題を解決するために. Instruction Multiple Data）命令を中心とした命令セット. 開発された総合的ソフトウェア環境である．. 2）. アーキテクチャ，128 本の 128bit レジスタ，256KB のローカル・ストレージ（LS）で構成されるプロセッサ. Cellソフトウェアプラットフォーム. コア本体（SPU）と，DMA コントローラ等で構成され. Cell ソフトウェアプラットフォーム. る MFC を備える．各プロセッサコアは，エレメント・. バイザ，ゲスト OS，SPE 実行環境で構成されるシステ. インターコネクト・バスを介して相互接続され，外部. ムソフトウェア群と，メディア処理フレームワークとそ. インタフェースとして，XIO と FlexIO とを備える．メ. の上で動作するモジュールで構成されるミドルウェア群. インメモリは，XDR-DRAM を用いて構成し，XIO 経由. と，コンパイラ等で構成されるマルチコア統合開発環境. で Cell プロセッサに直接接続する．他の Cell プロセッ. を提供する（図 -2）．. サやグラフィック処理用プロセッサ（GPU），あるいは，. ハイパーバイザは，Cell プロセッサ上で複数のゲスト. I/O デバイスを接続するスーパーコンパニオンチップは，. OS を並行動作させるためのソフトウェアである．対応. FlexIO 経由で接続する．. するゲスト OS として，ITRON や Linux を用意している．. 3）. は，ハイパー. SPE 実行環境は，SPE を仮想化し，その上で SPE スレッ. ヘテロマルチコアを活かすソフトウェアプラットフォーム. ドを動作させるための実行環境である．. Cell プロセッサは，ヘテロマルチコアプロセッサであ. ム処理するためのフレームワークを提供する．PPE モ. るため，シングルプロセッサ用の OS やアプリケーショ. ジュールは，PPE 上で動作するソフトウェアモジュー. ンをそのままの構成で移植したのでは，その性能を活か. ルであり，主に I/O 処理を実現する．SPE モジュールは，. すことができない．また，マルチコアプロセッサ環境向. SPE 上で動作するソフトウェアモジュールであり，主に. けのソフトウェア開発経験があるプログラマは，まだ少. MPEG-2 コーデックなどのメディア処理を実現する．. ないといえる．そのため，従来のソフトウェア資産を活. マルチコア統合開発環境としては，PPE 用および SPE. かし，さらに，Cell プロセッサの特長を活かし，その潜. 用にそれぞれ C コンパイラを提供する．また， PPE モ. 在能力を容易に引き出せるように工夫した，ソフトウェ. ジュールと SPE モジュールの同時並行デバッグ機能を備. メディア処理フレームワークは，PPE モジュールと SPE モジュールとを組み合わせ，コンテンツをストリー. IPSJ Magazine Vol.47 No.1 Jan. 2006. 35.

(3) 特. 集マルチコアにおけるソフトウェアメディア処理アプリケーション. Cell ソフトウェアプラットフォーム. S P E モジュール. ゲストOS ( ITRON/Linux ). リアルタイムリソーススケジューラ. パフォーマンスモニタ. SPE 実行環境. コンパイラ. P P E モジュール. マルチコア統合開発環境. ソフトウェアエンジン. デバッガマルチコア. メディア処理フレームワーク. ハイパーバイザ. Cellプロセッサ. 図 -2 Cell ソフトウェアプラットフォーム. える，マルチコアデバッガを提供する．さらに，Cell プ. これらのモジュールを組み合わせることによりソフトウ. ロセッサ上での動作状況をモニタする，パフォーマンス. ェアエンジンを構成する．PPE モジュールは，主にゲス. モニタを用意している．これらのツール群は，統合開発. ト OS が提供するスレッドやタスクを用いて実装する．. 環境としてまとめている．. 一方，SPE モジュールは，SPE 実行環境が提供する. 本稿では，この Cell ソフトウェアプラットフォーム. SPE スレッドを用いて実装する．SPE スレッドは，SPE. に関し，特にスレッド実行環境に着目し，そのプログラ. を仮想化した実行単位であり，そのコンテクストとし. ミングモデルとスケジューリング技術を紹介する．. て，SPU レジスタ，ローカル・ストレージ，DMA コン. 階層型プログラミングモデル. トローラの実行コマンドキュー等を含んでいる．これらは，SPE 上で動作するプログラムから直接アクセスでき. Cell プロセッサ上では，さまざまな構成のソフトウェ. るすべてのプロセッサ資源であり，そのため，SPE スレ. アを構築することが可能であるが，各ターゲット個別. ッドのコンテクストスイッチを，SPE プログラムから透. にソフトウェアを開発していたのでは，開発効率が悪. 過的に行うことができる．SPE は，単体でも MPEG-2 の. い．また，単に API の統一を行っただけでは，各ソフト. HD コンテンツをデコードできるほどの高い処理能力を. ウェアモジュールの動作モデルを揃えることが困難であ. 有しているため，多くの SPE モジュールは，単一 SPE ス. り，API の互換性はあるものの動作タイミングが異なっ. レッドで構成することができる．一方，H.264 エンコー. てしまう可能性が高く，その場合，リアルタイム性が維. ダなど，処理負荷の重い SPE モジュール等では，複数の. 持できないという問題がある．そこで，Cell ソフトウェ. SPE スレッドで構成することにより，複数の SPE を同時. アプラットフォームでは，ソフトウェア開発の際に参照. に活用した並列処理を行うことが可能である．. するモデルとして階層型プログラミングモデルを提案し，. また，SPE スレッドのプログラムを実装する際，その. アプリケーション本体，ソフトウェアによるメディア処. プログラムサイズが 256KB のローカル･ストレージに収. 理エンジン（以降，ソフトウェアエンジン），PPE およ. まらない場合がある．その場合には，ローカル・ストレ. び SPE モジュールの API 仕様と動作モデルを定めている. ージ上のプログラムの一部を入れ換えながら実行する，. （図 -3）．. SPE オーバーレイを活用する．SPE オーバーレイでは，. 階層型プログラミングモデルは，PPE/SPE モジュール. 分割されたオーバーレイ・プログラムをメインメモリ. 層，SPE スレッド層，SPE オーバーレイ層の 3 層構造で. 上に配置し，SPE スレッドが処理の進捗に合わせ，DMA. 構成されている．PPE/SPE モジュール層では，PPE モジ. コントローラを用いてオーバーレイ・プログラムを入れ. ュールと SPE モジュールの 2 種類のモジュールがあり，. 換える．入れ換えの際は，SPE と DMA コントローラは. 36. 47 巻 1 号情報処理 2006 年 1 月.

(4) 5. ヘテロマルチコアプロセッサ Cell上でのスレッド実行環境. PPE/SPEモジュール層 PPE モジュール. SPE モジュール. SPE モジュール. SPE スレッド層. SPE モジュール. SPE モジュール. SPE モジュール. SPE 0. S P E スレッド. SPE 1. S P E スレッド. SPE 2. S P E スレッド. SPE オーバーレイ層. XDR DRAM. PPE モジュール. Local Storage. 関数 A. S P E スレッド関数関数 B. 関数 C. 関数 D. 図 -3 階層型プログラミングモデル. デマルチプレクサ ( 利用比率 : 15% ). ビデオデコーダ ( 利用比率 : 80% ). 画像処理 ( 利用比率 : 15% ). SPEスレッド. SPE スレッド. SPEスレッド. SPE スレッド. SPEスレッド. SPE スレッド. SPE スレッドオーディオデコーダ ( 利用比率 : 5 % ). SPE スレッド先行制約図 -4 リアルタイム制約の例. 独立に動作可能であり，また，PPE とのインタラクショ. ち，SPE スレッドの組合せは動的に変化する．そのため，. ンを必要としないため，高速に入れ換えることが可能で. SPE スレッドの SPE 上への割付けを決定するスケジュー. ある．. リング方式が，ソフトウェアによる複数メディア処理同. この階層型プログラミングモデルを用いて，複数の. 時実行を実現する重要なポイントであるといえる．. HD コンテンツを同時処理する際には，各コンテンツに対応するソフトウェアエンジンをそれぞれ用意し，そ. リアルタイムスケジューリングの困難さ. れらを Cell プロセッサ上で同時に実行する．各ソフト. 複数のソフトウェアエンジンを同時に実行する際，各. ウェアエンジンは複数の SPE モジュールで構成され，さ. ソフトウェアエンジンが持つリアルタイム制約をそれ. らに各 SPE モジュールは複数の SPE スレッドで構成され. ぞれ満たす必要がある．ソフトウェアエンジンのリア. ているので，全体として，多数の SPE スレッドを 8 つ. ルタイム制約には，各 SPE モジュールに関するものと，. の SPE 上に割り付けて実行することになる．また，ユー. SPE モジュール間の関係に関するものとが考えられる. ザの指示に従って，コンテンツや処理内容を変更する必要があるため，ソフトウェアエンジンの組合せ，すなわ. （図 -4）．ソフトウェアエンジンは，コンテンツのデコード処理 IPSJ Magazine Vol.47 No.1 Jan. 2006. 37.

(5) 特. 集マルチコアにおけるソフトウェアをいったん開始した後は，その処理が完了するまで継続. リアルタイム制約 SPEスレッド. する必要がある．そのため，すでにいくつかの処理を実. SPEスレッド. 行している際に，新たに指定された処理を追加したとし. SPEスレッド SPEスレッド. ても，すべての処理がリアルタイム制約を維持して実行. SPEスレッド. できることを，事前に確認しなければならない．そこで，スケジューリングアルゴリズムに加え，スケジューリン. 予約要求. スケジューラ. ディスパッチャ. ディスパッチ. グ可能性判定アルゴリズムを用意し，処理を追加する前にスケジューリングできるか否かを判定する必要がある．しかし，EDF などの既存のスケジューリングアルゴリズ. SPE 0. ムのマルチコア（マルチプロセッサ）用スケジューリン. SPE 1. グ可能性判定アルゴリズムには最適アルゴリズムが存在. SPE 2. せず，また，近似アルゴリズムの精度が悪いことも知られている．. SPE 3. 時間. マルチコア向けリアルタイムスケジューリングを実現するためには，利用比率やメモリバンド幅の確保，SPE. 図 -5 リアルタイム・リソース・スケジューラ. スレッドの同時割付け，先行制約への対応，スケジューリング可能性の判定などの問題を，すべて解決する必要がある．. ように，連続データを継続して処理するストリーム処理を想定しているため，各 SPE モジュールは，割り込み応答性よりも，コンテンツを処理するのに必要な処理能. マルチコア向けリアルタイムスケジューラ. 力，すなわち SPE 上での実行時間を適切な比率（図 -4 中，. Cell ソフトウェアプラットフォームでは，マルチコア. 利用比率）で割り当てることが重要となる．また，複. 向けリアルタイムスケジューリングの課題を解決する，. 数 SPE 間の相互干渉を避けるため，共有資源であるメイ. リアルタイム・リソース・スケジューラを導入している. ンメモリに対するメモリバンド幅を確保する必要がある．. （図 -5）．. そのため，SPE モジュールあるいはその SPE モジュール. 本スケジューラでは，ソフトウェアエンジンのストリ. に含まれる各 SPE スレッドが必要とするメモリバンド幅. ーム処理を見据え，すべての SPE スレッドを単一周期で. を，適切に割り当てる必要がある．さらに，SPE モジュ. 管理し，周期内の SPE スレッドの動作順序は，あらかじ. ールが複数の SPE スレッドを用いて構成されている場合，. めスケジューリングしたテーブルに従って毎周期同じデ. 全 SPE スレッドが同時に動作しているほうが，同期オー. ィスパッチを繰り返す，テーブルベースのフレームスケ. バーヘッドが少ないなど効率的であるため，SPE モジュ. ジューリング方式を採用している．スケジューリングア. ール内の全 SPE スレッドを同時に SPE に割り付けるほう. ルゴリズムは，分枝選択に CP 法によるヒューリスティ. が望ましい．. ックを用いる分枝限定法ベースとし，リアルタイムスケ. SPE モジュール間に関するリアルタイム制約には，. ジューリング用に改良したアルゴリズムを用いている．. SPE モジュールの実行順序を規定する先行制約（図 -4 中，. このアルゴリズムにより，処理フロー形式のリアルタイ. モジュール間の矢印）が考えられる．コンテンツのス. ム制約の指定を実現した．. トリームを，複数 SPE モジュールを通して順次処理する際，SPE モジュールの実行順序を規定することができれ. 処理フロー形式のリアルタイム制約の指定. ば，SPE モジュール間のバッファ領域を削減することが. リアルタイム・リソース・スケジューラでは，各ソフ. できる．2 つの SPE モジュール間でデータの送受信を行. トウェアエンジンの持つリアルタイム制約を，処理フロ. う際，一般的にはダブルバッファを用意する必要がある. ー形式で指定することができる．指定するリアルタイム. が，送信側 SPE モジュールがデータ送信を完了した後に. 制約には，各 SPE モジュール単位に指定する制約として，. 受信側 SPE モジュールを動作させれば，送受信が同時に. SPE の利用比率，利用メモリバンド幅，同時実行スレッ. 行われることはないため，送受信バッファ 1 つのみで. ド数を指定し，SPE モジュール間の関係に関する制約と. 動作させることが可能になる．. して，先行制約を指定する．このように，ソフトウェア. また，ディジタル家電では，ユーザに指定された処理. エンジンが持つリアルタイム制約をそのままの形式で指. 38. 47 巻 1 号情報処理 2006 年 1 月.

(6) 5. ヘテロマルチコアプロセッサ Cell上でのスレッド実行環境. H.264エンコーダ 1. 2つのエンコーダが Thr Thr 同時に並行動作. SPE 0. SPEスレッド1. SPE 1. SPEスレッド2. SPE 2. SPEスレッド3. SPE 3. SPEスレッド1. Thr. SPE 4. SPEスレッド2. Thr Thr Thr. SPE 5. SPEスレッド3. H.264エンコーダ1. H.264エンコーダ 2. SPEスレッド1. SPEスレッド1. SPEスレッド2. SPEスレッド2. SPEスレッド3. SPEスレッド3. Thr. Thr. Thr Thr Thr. Thr. Thr. Thr Thr H.264 Thr Thr Thr Thr 2 エンコーダを. 1 H.264 エンコーダの後に実行するように配置. 相互干渉. メモリバンド幅. H.264エンコーダ 2. H.264 エンコーダ 2 要求バンド幅. Thr. バンド幅の不足により処理性能が低下する. H.264 エンコーダ 1 要求バンド幅. (a) バンド幅予約なし. バンド幅予約により，処理に必要なバンド幅を確保. 100%. 十分な余裕 H.264 エンコーダ1 要求バンド幅. H.264 エンコーダ 2 要求バンド幅. t. (b) バンド幅予約あり. 図 -6 メモリバンド幅予約. 定することができるため，優先度やデッドラインによる. ィスパッチテーブルに従って SPE スレッドをディスパッ. 指定と比較して，事前の動作タイミングの検討が不要に. チし，それを毎周期繰り返す．スケジューリングが不可. なるという利点がある．. 能である場合には，スケジューリング予約要求を却下. ユーザの機能選択をきっかけとしたスケジューリングディジタル家電において，その上で動作する処理の. する．. メモリバンド幅予約とその効果. 組合せは , ディジタル TV 視聴の開始や録画の開始など，. SPE はリアルタイム性向上のため，各 SPE にローカ. 主にユーザの機能選択をきっかけで変化し，その後はそ. ル・ストレージを持たせている．このようにすれば，キ. れらの処理を継続する場合が多い．そのため，スケジュ. ャッシュのように各コア間での相互干渉が発生しないた. ーリングはユーザの機能選択の際に実行されることに. め，SPE 内部の処理時間を安定させることができる．ま. なる．. た，メインメモリのバンド幅は最大 25.6GB/s に上るた. ユーザの指定によって新たに処理が加わった場合には，. め，PPE と SPE 合わせて 9 基のプロセッサコアからのア. 処理フロー形式でリアルタイム制約を構成し，スケジュ. クセスに際しても，平均的には十分なメモリバンド幅を. ーリング予約要求としてスケジューラに通知する．スケ. 備えているといえる．. ジューラは，要求された処理と既存の処理のすべての処. しかし，動画像のエンコーディング処理など，比較的. 理が継続的に動作可能であるか，スケジューリング可能. メモリアクセスの頻度が多い SPE モジュールを複数同時. 性判定アルゴリズムにて判定する．テーブルベースス. に動作させた際，瞬間的にメインメモリに対するメモリ. ケジューリングでは，この判定は，実際に SPE スレッド. バンド幅が不足し，SPE モジュールの性能が低下する場. の動作タイミングを決めるテーブル（ディスパッチテー. 合がある．そのため，リアルタイム・リソース・スケジ. ブル）を作成し，ディスパッチテーブルの実行時間長が，. ューラでは，瞬間的なメモリアクセスを回避する，メモ. 周期長以下であるか否かで判定することができる．. リバンド幅予約機能. スケジューリングが可能である場合には，既存のディ. メモリバンド幅予約を用いずに，動画像エンコーダの. スパッチテーブルを生成したディスパッチテーブルで置. 一種である H.264 エンコーダを 2 つ同時に動かす場合，. き換える．ディスパッチャは，各周期中は設定されたデ. SPE に空きがあれば，異なる SPE 上で並んで実行される. を実装した（図 -6）．. 4）. IPSJ Magazine Vol.47 No.1 Jan. 2006. 39.

(7) 特. 集マルチコアにおけるソフトウェアバンド幅予約なし. H.264 エンコーダ 2. H.264 エンコーダ 2. H.264 エンコーダ 1. H.264 エンコーダ 1. 処理性能の低下をアクセス時間の長さとして観測できる. H.264エンコーダ1 H.264 エンコーダ 2. H.264 エンコーダ1 H.264 エンコーダ 2. バンド幅予約あり. 図 -7 メモリバンド幅の利用状況. 可能性がある．その場合，両者のアクセスが同時に行わ. 面に出力する処理などを実現している．さらに性能チュ. れることでメインメモリのバンド幅が不足し，性能が低. ーニングを行うことによって，同時処理ストリーム数を. 下する（図 -6 (a)）．一方，メモリバンド幅予約を行う. 増やすことを行っている．. 場合，SPE の空き状況確認と同時にメモリバンド幅の空. 一方，階層型プログラミングモデルと SPE 実行環境を. き状況も確認するため，共に必要量が確保できるタイミ. 実現することによって，通常のリアルタイムシステムが. ングでのみ H.264 エンコーダを動作させる．このため，. 持っていた，システム設計後における実行タイミング変. メモリバンド幅の不足は起こらず，単体動作時と同じ性. 更の困難さを解消することに成功したといえる．リアル. 能を維持することができる（図 -6 (b)）．. タイム・リソース・スケジューラは，指定されたリアル. メモリバンド幅予約の効果は，マルチコア統合開発環. タイム制約さえ満たせば，任意のタイミングで SPE スレ. 境が提供するパフォーマンスモニタを用いて，実機での. ッドの実行タイミングを変更することが可能であるため，. メモリバンド幅の利用状況を観測することで確認するこ. ソフトウェアエンジンが動作中であっても，スケジュー. とができる（図 -7）．2 つの H.264 エンコーダが並んで. リング方式を変更することができる．そのため，リアル. 実行された場合（図 -7 上）の性能低下は，性能が安定. タイム処理が動作中であっても，低消費電力化などの最. している場合（図 -7 下）のアクセス時間の長さと比較. 適化を行う余地があると考えており，さまざまな最適化. して，アクセス時間が延びている様子から観測すること. の可能性を検討している．. ができる．一方，メモリバンド幅予約による性能安定化は，メモリバンド幅予約を用いている場合のメモリバンド幅の利用状況（図 -7 下）に含まれるアクセスパターンの形状が，どれも似た形状で整っている様子から観測することができる．. 今後の展望リアルタイム・リソース・スケジューラを含め，Cell ソフトウェアプラットフォームは，Cell リファレンスセット上で動作しており , ハイビジョン放送や高精細カメラ画像の計 4 本を同時にデコードし，ハイビジョン画. 40. 47 巻 1 号情報処理 2006 年 1 月. 参考文献 1）Pham, D. et al.: The Design and Implementation of a First-Generation CELL Processor, Int'l Solid-State Circuits Conf. Digest Tech. Papers (ISSCC 05), IEEE Press, pp.184-185 (2005). 2）Flachs, B. et al.: A Streaming Processing Unit for a Cell Processor, Int'l Solid-State Circuits Conf. Digest Tech. Papers (ISSCC 05), IEEE Press, pp.134-135 (2005). 3）Maeda, S. et al.: A CELL Software Platform for Digital Media Application, Proc. Cool Chips VIII, IEEE Press, pp.453-464 (2005). 4）Sakai, R. et al.: Programming and Performance Evaluation of the Cell Processor, Proc. Hot Chips 17, IEEE Press, Session I (2005). （平成 17 年 12 月 12 日受付）.

(8)