ホワイト ペーパー
100 Gbps 対応 Cisco CPAK ソリューション
概要
現在、データ トラフィックが世界中で急速な拡大を続ける中で、インターネットの中核を担うネットワークとデータ セン ターは、増大するデータ トラフィックへの対応に苦慮しています。その最大の障害となっているものは、光相互接続テ クノロジーであるといえます。そこで、光トランスポートを変革する新しいテクノロジーとして登場したのが、 Complementary Metal Oxide Semiconductor（CMOS; 相補型金属酸化膜半導体）フォトニクスです。CMOS フォトニクスは、複数の回路コンポーネントを効率性の高い設計に統合した上で、回路全体を直接シリコン ウェハーにプリントするという CMOS 製作プロセスを、光デバイス製造に適用しています。これにより、CMOS プロ セスを使用し、ASIC（特定用途向け集積回路）の作成に使用するのとまったく同じ CMOS 製作設備と設計ツール を使用して、光デバイスを設計、製造できるようになりました。光モジュールに対し、初めて CMOS の革新的技術と 効率性を活用できるようになったわけです。また初めてムーアの法則を、電気的機能と同様に、光ファイバー機能に も適用できるようになりました。 Cisco® テクノロジーは、この変革をリードする存在です。シスコは、業界で初めて CMOS フォトニクスを統合した IEEE 標準準拠の着脱可能なトランシーバー モジュールのポートフォリオにより、これまでよりも小型で高速、かつ 電力効率の高い、新しい世代の 100 Gbps 光ファイバー ソリューションを発表します。Cisco CPAK™ は、40 年の 間に CMOS 業界に投じられた 4000 億ドルの投資を活用したソリューションであり、次世代の光ネットワークと光ト ランスポートに求められる容量を実現するための基盤となっています。
Cisco CPAK
シスコは CPAK を構築することで、完全な製品ポートフォリオを提供します。これによりサービス プロバイダーは、ト ランスポートからルーティング、スイッチングに至るさまざまなクライアント側アプリケーションで、先進の CMOS フォ トニクスを利用できます。これらのソリューション群は、業界最小のフォーム ファクタで効率性の最も高い、100 Gbps 光トランシーバ ポートフォリオです。Cisco CPAK は、複数の IEEE 標準の光インターフェイスで提供されま す。最初に発売するモジュールは、Cisco CPAK 100GBASE-SR10 と CPAK 100GBASE-LR4 です（図 1 を参 照）。図 1 Cisco CPAK 100GBASE-LR4
シスコが発売する製品の中で最初に CPAK が実装されるのは、Cisco 100 Gbps DWDM Coherent Transponder ライン カードです。CPAK はサイズが小さいのでライン カードに組み込むことができ、別個の C Form-Factor Pluggable（CFP）クライアント インターフェイス カードを使用する必要がありません。これにより、広範なクライアント
ロット対応に簡素化することができます。このライン カードにより、サービス プロバイダーの既存のシスコ光シャーシ の潜在的帯域幅が拡大すると同時に、コヒーレントの高密度波長分割多重（DWDM）の各チャネルの電力消費が 低減します。
世界規模のニーズへの対応
新しい通信、ビデオ、モバイル アプリケーションの登場により、インターネットの使用形態が変化し、これまでにない 速度と容量が求められるようになりました。データ量の増大については次のように予測されています。● Cisco Visual Networking Index™（Cisco VNI™）によると、2010 ～ 2015 年の間、モバイル データのトラ フィックの年平均成長率（CAGR）は 92 % 増加すると予測されています。
● 2012 年 1 月現在、毎秒 1 時間分の動画が YouTube にアップロードされています。Cisco VNI は、2014 年までに動画のトラフィックが他の IP トラフィックの 4 倍になると予測しています。 ● Cisco VNI の推計によると、全体的な規模としては全世界の IP トラフィックは 2016 年までに月間 110 エク サバイトに達する見込みです。これは、DVD 270 億枚、MP3 プレーヤー 26 兆台、テキスト メッセージ 78 京に相当する、途方もないトラフィック量です。 ● 2016 年までに、インターネット ユーザは 34 億人、接続デバイスは 500 億台にまで増大します。 ● データセンターのトラフィックの3 分の 2 近くをクラウドが占めるようになります。またクラウドベースの負荷 が、従来のサーバの 4 倍になります。 このように急激なデータ量の増加に伴って、データセンターは拡大を続けています。Google、Apple、Amazon の新 しいデータセンターは、数十万平方フィートに及ぶ面積があります。また、現在計画中の、世界最大規模となる IBM と Range Technology のデータセンターの面積は、600 万平方フィートとなる予定です。また、仮想データセンター への移行に伴い、データセンター間（イースト-ウェスト）でのトラフィック量が増大し、このようなフラットなアーキテク チャ内で相互接続数が増加する原因となっています。 このような動向に対してサービス プロバイダーは膨大な量の機器を導入したため、消費電力はこれまでにない量に 達しており、その対応に迫られています。2007 年の米国環境保護庁の推計では、2011 年までに、米国内の総発 電量の 2 % がデータセンターにより消費されるとしています。この電力の多くは、機器の冷却に使用されます。 データセンターのルータ、スイッチ、サーバでは ASIC が普及し、年々、小型化、高速化、省エネルギー化が進んで いるのに対し、光相互接続では ASIC が十分に活用されていません。着脱可能なトランシーバー モジュールを使用 することで、サービス プロバイダーは、同じラック内または離れた場所にある機器同士の高速接続に必要となる柔 軟性が得られます。しかし、今日のソリューションは物理的サイズも電力消費も大きいため、この機器のポート密度、 帯域幅に限界が生じてしまいます。このようなソリューションでは通常、ラインカード フェースプレートに設置できるモ ジュール数の制約を受けます。結論として、従来型の光トランシーバと、その従来型の製作プロセスでは、将来の世 界的なトラフィックのニーズに対応しきれなくなってしまうのです。 サービス プロバイダーとデータセンター オペレータは、次のような新しい光ソリューションを必要としています。 ● 導入コスト（CapEx）の削減：高度な統合性と拡張性、および小さな設置面積で提供される可能な限り多くの 機能と容量 ● 運用コスト（OpEx）の削減：電力消費の大幅削減、発熱量の低減、より新しい、柔軟なアーキテクチャの活 用 これらの目標を達成するためには、次世代の大容量光モジュールにより、光ネットワーク機器のフェースプレートの 帯域幅を拡大する必要があります。通信速度がこれまで以上に高速化されるにつれ、光ソリューションもまた、これ まで以上の帯域幅密度を持つバックプレーンと、現在のテクノロジーから一歩進んだチップ間の相互接続が必要に なります。
画期的な CMOS フォトニクス テクノロジーを使用した Cisco CPAK 光ソリューションは、これらのニーズをすべて満 たすことができます。
Cisco CPAK：CMOS フォトニクスの利用
ドットコム ビジネスの興隆に伴い、光通信テクノロジーと送電テクノロジーが大きく進歩しました。しかし、2001 年以 降に ASIC がムーアの法則に従って飛躍的に進化したのに対し、光通信の技術革新は立ち遅れていました。光イ ンターフェイスが 100 Gbps に達した現在でもなお、モジュールの物理的な大きさ、モジュールから放出される過剰 な熱や電力消費により、ネットワークやデータセンター機器の規模を拡大して世界規模のニーズに対応することに は限界があります。 電気通信技術と光通信技術にはなぜこのような差が生まれたのでしょうか。ASIC は、CMOS 製作プロセスにより きわめて大きなメリットを得ています。半導体設計の進歩に伴い、CMOS プロセスを利用した ASIC の小型化、高 性能化、効率化が進みました。 さらに、次に示すような半導体業界における好循環によって、CMOS 業界に利益がもたらされています。まず、高性 能、低コストの製品に対するニーズが、技術革新を促します。新たな技術革新が起こると、ウェハー スケール プロ セスが持つ本来的な性質により、ただちに規模が拡大します。このプロセスによって、消費者市場で低価格化と量 産化が起きます。これはさらなる投資を呼び、次の技術革新につながります。半導体業界を牽引してきたこの循環 は、ゴードン ムーアが 1965 年に発表したムーアの法則において指摘されていたものです（図 2 を参照）。 図 2 このムーアの法則の基盤となる技術革新の循環こそが CMOS フォトニクスを後押ししています 現在の CMOS には、パフォーマンスと効率性を向上させる、成熟した一連の設計ツールと再現可能な製造プロセ スが網羅されています。CMOS 製作は、現時点で数千億ドル規模の世界的な業界であり、あらゆるコンピューティ ング製品や電子製品は、より小型で、高速、安価な CMOS チップの製造を追求する絶え間ない努力のたまもので あるといえます。 これに対して、同時期の光テクノロジーの進歩は遅々たるものでした。今日の光ソリューションにおいて、ほとんどの フォトニック要素（モジュレータ、スイッチ、光検出器（フォトディテクタ）など）は、独立して製造されて組み立てられ、 それぞれの特定の機能についてのみ、個別に最適化されます。そのため、光ソリューションは事実上いつまでもハ イブリッド ソリューションのままなので、製造にコストと時間がかかり、エネルギーを非効率に消費および消散してい るのが現状です。 この状況を一変させるのが、CMOS フォトニクスです。フォトニクス要素を CMOS 製造プロセスに統合することによ り、シリコン メーカーが ASIC を製造するのと同じ方法で、小型の CMOS に直接プリントできるようになります。この ソリューションでは、すべての光操作と制御が CMOS レベルのシグナリングによって実行され、光要素が駆動およ び制御されるので、非常に効率的で低電力の光回路が可能になります。シスコは他社に先駆けて、CMOS フォトニクス着脱可能トランシーバを、光ネットワークおよびデータセンター用の 光ソリューションとして実用化しました。シスコは光テクノロジーの進化の速度が、世界的なニーズに十分対応してい ないことを認識しており、このギャップを埋めるべく、光 CMOS 革命の実現に投資したのです。CPAK 光ソリュー ションの新しいポートフォリオによって、シスコは顧客の声に耳を傾け、そのソリューションに対して長期的な投資を 行っています。標準ベースの、着脱可能な光ソリューションにおける CMOS フォトニクスの登場により、光トランス ポートは半導体業界のこれまでにない技術革新、インフラストラクチャ、拡張性からメリットを得られるようになりまし た。ついにムーアの法則を光通信の世界にも適用できるようになり、サービス プロバイダーは、光ソリューションが 将来にわたってグローバル IP トラフィックの需要に対応できると確信するようになったのです。
CMOS フォトニクスの仕組み
CMOS フォトニクスは、標準の内蔵回路設計プロセスを使用して光通信の構成要素を作成します。開発済みの高 速変調器、導波管、光マックスポンダなどの光信号要素を、シリコン ウェハーに直接組み込んで複製することができ ます。設計者は、Cadence や Mentor Graphics などの業界標準の CMOS 設計ツールを使用して、光回路の回路 図を開発し、シミュレーションを行い、チップ レイアウトとポスト レイアウトのシミュレーションを行った後、ASIC 設計 と同様のグラフィック データ システム（GDS）を生成します（図 3）。 次に、標準の CMOS 製作プロセスにより、光チップ設計がウェハー上に複製されます。これらのウェハーは必要に 応じてシリコン ファウンドリに複製することができます。この手法により、現在の ASIC に存在するのと同じ再現性、 一貫性、サプライチェーンのセキュリティが、光チップ設計において実現するのです。 図 3 CMOS フォトニック回路設計CMOS フォトニクスの利点
CMOS プロセスを光テクノロジーに適用することの利点については、いくら強調してもしすぎるということはないで しょう。CMOS を光通信の領域に拡大させることにより、現在大きな成功を収めている CMOS メーカーは、ASIC と まったく同じ標準の CMOS プロセスと設計ツールを使用して、ほぼすべての用途に対応する光回路を提供できるよ うになります。CMOS メーカーには、1 週間のウェハー投入枚数が数百万枚にのぼり、年間数千億ドルもの収益を もたらす既存のウェハー スケール製作インフラストラクチャがすでに存在し、作成した設計をこのようなインフラスト ラクチャに直接統合することができます。その結果、光テクノロジーはその歴史で初めて、高速で効率性に優れた CMOS 設計に投下された数十億ドルに上 る投資を活用できるとともに、より強固な統合、設置面積の縮小、電力消費量の節減、コスト削減に向けた業界全 体の継続的なトレンドの波に乗じることができます。これにより、ムーアの法則が光通信の技術革新に適用できるよ うになり、新世代の光設計と効率性を実現できるようになりました。
CPAK と現世代のテクノロジーとの比較
光ライン カードの容量は設計時点のテクノロジーによって制限されることがあり、テクノロジーの電力消費とライン カードの前面プレートに物理的に取り付けられる光モジュールの数に影響を与えます。このような制限の結果、現世 代のライン カードは、データ レートが大きくても、容量に対するニーズを満たすことはできません。 そのため、以下について考慮する必要性が生じてきます。● 拡張 Small Form-Factor Pluggable（SFP+） モジュールは、48 ポートが上限で、各ポートは 1 W です。 したがって、トランシーバの消費電力は 48 W で 480 Gbps が提供されます。
● 拡張 Small Form-Factor Pluggable（SFP+） モジュールは 100 Gbps の容量を提供しますが、モジュー ルの設置面積と消費電力が大きいため、効果的に拡張することができません。CFP は通常、1 枚のライン カードにつき 2 ポートが上限で、各ポートは 24 W です。したがって、トランシーバの消費電力が 48 W で 200 Gbps が提供されます。
シスコの CMOS フォトニクス テクノロジーである CPAK は、これらの障害をすべて克服しました。Cisco CPAK モ ジュールは、CFP モジュールのわずか 3 分の 1 のサイズで、消費電力は 3 分の 1 未満です（通常、CPAK 100GBASE-LR4 で 5.5 W 未満）。したがって、100 Gbps のポートを 10 個以上サポートすることができ、わずか 55 W のトランシーバの消費電力で、1 テラビット容量のライン カードが実現できます。現行の 10 Gbps トランシー バでは、480 Gbps に対応時に、48 W が消費されるので、容量は CPAK の半分以下となっています。
CPAK は IEEE 標準のインターフェイスを搭載しているため、IEEE 準拠のインターフェイスを持つ他のモジュール フォーム ファクタとの相互接続が可能です。つまり、サービス プロバイダーやデータセンターは、これまでにない容 量、拡張性、効率性を実現し、しかもマルチベンダー環境での相互運用機能を維持できるようになるのです。
まとめ
世界規模で増加傾向にあるデータ トラフィックにより、私たちは困難な課題に直面しています。しかし、この課題は 克服できないものではありません。増大するデータ トラフィックに対処するための鍵は、新世代の光相互接続テクノ ロジーです。シスコは技術革新によってこの業界のニーズに対応し、フォトニクスの開発と製造において新たな進化 をもたらします。 より小型で、高速、かつ効率性の高い回路を実現するロードマップは、CMOS の設計と製造という形ですでに現実 のものとなっています。シスコが標準ベースの 100 Gbps プラットフォームで、光テクノロジーを CMOS プロセスお よび CMOS ツールと組み合わせて提供することにより、サービス プロバイダーやデータセンター オペレータは、現 在の導入コストと運用コストを削減し、将来のデータ トラフィックのニーズに対処できるようになります。©2013 Cisco Systems, Inc. All rights reserved.
Cisco、Cisco Systems、およびCisco Systemsロゴは、Cisco Systems, Inc.またはその関連会社の米国およびその他の一定の国における登録商標または商標です。 本書類またはウェブサイトに掲載されているその他の商標はそれぞれの権利者の財産です。 「パートナー」または「partner」という用語の使用はCiscoと他社との間のパートナーシップ関係を意味するものではありません。（0809R） この資料に記載された仕様は予告なく変更する場合があります。 シスコシステムズ合同会社 〒107-6227 東京都港区赤坂9-7-1 ミッドタウン・タワー http://www.cisco.com/jp お問い合わせ先
