CMOS アナログ・マルチプレクサ
ADG658/ADG659
アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。特長
両電源: ±2 V∼±6 V 単電源: 2∼12 V 車載温度範囲: −40°C∼+125°C リーク電流: 0.1 nA 以下 フル信号範囲でのオン抵抗: 45 Ω レール to レールのスイッチング動作 8:1 マルチプレクサ: ADG658 4:1 差動マルチプレクサ: ADG659 16 ピン LFCSP/TSSOP/QSOP パッケージを採用 消費電力: 0.1 µW(typ)以下 TTL/CMOS 互換入力 74HC4051/74HC4052 および MAX4051/MAX4052/ MAX4581/MAX4582 へのパッケージ・アップグレードアプリケーション
車載アプリケーション 自動テスト装置 データ･アクイジション･システム バッテリ駆動のシステム 通信システム オーディオ信号やビデオ信号のルーティング リレーの置き換え サンプル・アンド・ホールド・システム 工業用制御システム機能ブロック図
S1 S8 S1A S4B S4A D DB DA A0 A1 EN A0 A1 A2 1 OF 8 DECODER 1 OF 4 DECODERSWITCHES SHOWN FOR A LOGIC 1 INPUT
ADG659 S1B 03273-0-001 EN ADG658 図1.
概要
ADG658とADG659は、それぞれ8個のシングル・チャ ンネルと4個の差動チャンネルで構成されたCMOSアナ ログ・マルチプレクサです。ADG658は、3ビットのバ イナリ・アドレス・ラインA0、A1、A2による指定に 基づき、8入力(S1∼S8)の内の1つを共通出力に接続し ます。ADG659は、2ビットのバイナリ・アドレス・ラ インA0とA1による指定に基づき、4差動入力の内の１ つを共通差動出力に接続します。 両デバイスのEN入力は、デバイスをイネーブルまたは ディスエーブルするときに使います。ディスエーブル されると、すべてのチャンネルはスイッチ・オフされ ます。 これらのデバイスは、低消費電力で高速スイッチング を提供する強化された製造プロセスを採用してデザイ ンされています。これらのデバイスは、マルチプレクサ またはディマルチプレクサとして動作することができ、 電源電圧までの入力範囲を持っています。すべてのチ ャンネルはブレーク・ビフォ・メーク・スイッチング 動作を行うため、チャンネル切り替え時に瞬時的な短 絡は発生しません。すべてのデジタル入力は、0.8 V∼ 2.4 Vのロジック・スレッショールドを持っているため、 +5 V単電源または±5 V両電源を使うTTL/CMOSロジッ クと互換性があります。 ADG658とADG659は、16ピンTSSOP/ QSOPパッケージ または16ピン4 mm × 4 mm LFCSPパッケージを採用し ています。製品のハイライト
1. 単電源動作と両電源動作が可能です。ADG658 と ADG659 は高性能を提供し、±5 V、+5 V、+3 V の 各電源レールに対して仕様が規定され保証されて います。 2. 車載温度範囲は−40°C∼+125°C です。 3. 低消費電力: 0.1 µW (typ)以下 4. 16 ピン 4 mm × 4 mm LFCSP パッケージ、16 ピン TSSOP パッケージまたは 16 ピン QSOP パッケージ を採用しています。Rev. B − 2/20 −
目次
特長 ... 1 アプリケーション ... 1 機能ブロック図 ... 1 概要 ... 1 製品のハイライト ... 1 改訂履歴 ... 2 仕様 ... 3 両電源 ... 3 5 V 単電源 ... 5 2.7 V∼3.6 V の単電源 ... 7 絶対最大定格 ... 9 ESD の注意 ... 9 ピン配置およびピン機能説明 ... 11 代表的な性能特性 ... 13 テスト回路 ... 16 外形寸法 ... 19 オーダー・ガイド ... 20改訂履歴
2/09—Rev. A to Rev. B Changes to Ordering Guide ... 207/04—Rev. 0 to Rev. A Updated Format ... Universal Added QSOP Package Outline ... 20
Changes to Ordering Guide ... 20
仕様
両電源
特に指定がない限り、VDD = +5 V ± 10%、VSS = −5 V ± 10%、GND = 0 V。
表1.
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to+125°C Unit Test Conditions/Comments
ANALOG SWITCH
Analog Signal Range VSS to VDD V VDD = +4.5 V, VSS = −4.5 V
On Resistance (RON) 45 Ω typ VS = ±4.5 V, IS = 1 mA; see Figure 21
75 90 100 Ω max
On Resistance Match between 1.3 Ω typ
Channels (∆RON) 3 3.2 3.5 Ω max VS = 3.5 V, IS = 1 mA
On Resistance Flatness (RFLAT(ON)) 10 Ω typ VDD = +5 V, VSS = −5 V;
16 17 18 Ω max VS = ±3 V, IS = 1 mA
LEAKAGE CURRENTS VDD = +5.5 V, VSS = −5.5 V
Source OFF Leakage IS (OFF) ±0.005 nA typ VD = ±4.5 V, VS = m4.5 V; see Figure 22
±0.2 ±5 nA max
Drain OFF Leakage ID (OFF) ±0.005 nA typ VD = ±4.5 V, VS = m4.5 V; see Figure 23
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
Channel ON Leakage ID, IS (ON) ±0.005 nA typ VD = VS = ±4.5 V; see Figure 24
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
DIGITAL INPUTS
Input High Voltage, VINH 2.4 V min
Input Low Voltage, VINL 0.8 V max
Input Current
IINL or IINH 0.005 µA typ VIN = VINL or VINH
±1 µA max
CIN, Digital Input Capacitance 2 pF typ
DYNAMIC CHARACTERISTICS1
tTRANSITION 80 ns typ RL = 300 Ω, CL = 35 pF
115 140 165 ns max VS = 3 V; see Figure 25
tON (EN) 80 ns typ RL = 300 Ω, CL = 35 pF
115 140 165 ns max VS = 3 V; see Figure 27
tOFF (EN) 30 ns typ RL = 300 Ω, CL = 35 pF
45 50 55 ns max VS = 3 V; see Figure 27
Break-Before-Make Time Delay, tBBM 50 ns typ RL = 300 Ω, CL = 35 pF
10 ns min VS1 = VS2 = 3 V; see Figure 26
Charge Injection 2 pC typ VS = 0 V, RS = 0 Ω,
4 pC max CL = 1 nF; see Figure 28
Off Isolation −90 dB typ R29 L = 50 Ω, CL = 5 pF, f = 1 MHz; see Figure
Total Harmonic Distortion, THD + N 0.025 % typ RL = 600 Ω, 2 V p-p, f = 20 Hz to 20 kHz
Channel-to-Channel Crosstalk
(ADG659) −90 dB typ
RL = 50 Ω, CL = 5 pF, f = 1 MHz; see Figure
31 −3 dB Bandwidth
ADG658 210 MHz typ RL = 50 Ω, CL = 5 pF; see Figure 30
Rev. B − 4/20 −
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to+125°C Unit Test Conditions/Comments
CS (OFF) 4 pF typ f = 1 MHz CD (OFF) ADG658 23 pF typ f = 1 MHz ADG659 12 pF typ f = 1 MHz CD, CS (ON) ADG658 28 pF typ f = 1 MHz ADG659 16 pF typ f = 1 MHz POWER REQUIREMENTS VDD = +5.5 V, VSS = −5.5 V
IDD 0.01 µA typ Digital Inputs = 0 V or 5.5 V
1 µA max
ISS 0.01 µA typ Digital Inputs = 0 V or 5.5 V
1 µA max
5 V 単電源
特に指定がない限り、VDD = 5 V ± 10%、VSS = 0 V、GND = 0 V。
表2.
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to +125°C Unit Test Conditions/Comments
ANALOG SWITCH
Analog Signal Range 0 to VDD V VDD = 4.5 V, VSS = 0 V
On Resistance (RON) 85 Ω typ VS = 0 V to 4.5 V, IS = 1 mA; see Figure 21
150 160 200 Ω max
On Resistance Match between 4.5 Ω typ VS = 3.5 V, IS = 1 mA
Channels (∆RON) 8 9 10 Ω max
On Resistance Flatness (RFLAT(ON)) 13 14 16 Ω typ VDD = 5 V, VSS = 0 V, VS = 1.5 V to 4 V, IS = 1
mA
LEAKAGE CURRENTS VDD = 5.5 V
Source OFF Leakage IS (OFF) ±0.005 nA typ VS = 1 V/4.5 V, VD = 4.5 V/1 V; see Figure 22
±0.2 ±5 nA max
Drain OFF Leakage ID (OFF) ±0.005 nA typ VS = 1 V/4.5 V, VD = 4.5 V/1 V; see Figure 23
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
Channel ON Leakage ID, IS (ON) ±0.005 nA typ VS = VD = 1 V or 4.5 V, see Figure 24
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
DIGITAL INPUTS
Input High Voltage, VINH 2.4 V min
Input Low Voltage, VINL 0.8 V max
Input Current
IINL or IINH 0.005 µA typ VIN = VINL or VINH
±1 µA max
CIN, Digital Input Capacitance 2 pF typ
DYNAMIC CHARACTERISTICS1
tTRANSITION 120 ns typ RL = 300 Ω, CL = 35 pF
200 270 300 ns max VS = 3 V; see Figure 25
tON (EN) 120 ns typ RL = 300 Ω, CL = 35 pF
190 245 280 ns max VS = 3 V; see Figure 27
tOFF (EN) 35 ns typ RL = 300 Ω, CL = 35 pF
50 60 70 ns max VS = 3 V; see Figure 27
Break-Before-Make Time Delay,
tBBM
100 ns typ RL = 300 Ω, CL = 35 pF
10 ns min VS1 = VS2 = 3 V; see Figure 26
Charge Injection 0.5 pC typ VS = 2.5 V, RS = 0 Ω, CL = 1 nF; see Figure 28
1 pC max
Off Isolation −90 dB typ RL = 50 Ω, CL = 5 pF, f = 1 MHz; see Figure 29
Channel-to-Channel Crosstalk −90 dB typ RL = 50 Ω, CL = 5 pF; f = 1 MHz; see Figure 31
(ADG659) −3 dB Bandwidth
ADG658 180 MHz typ RL = 50 Ω, CL = 5 pF; see Figure 30
ADG659 330 MHz typ
CS (OFF) 5 pF typ f = 1 MHz
CD (OFF)
ADG658 29 pF typ f = 1 MHz
Rev. B − 6/20 −
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to +125°C Unit Test Conditions/Comments
CD, CS (ON)
ADG658 30 pF typ f = 1 MHz
ADG659 16 pF typ f = 1 MHz
POWER REQUIREMENTS VDD = 5.5 V
IDD 0.01 µA typ Digital Inputs = 0 V or 5.5 V
1 µA max
2.7 V∼3.6 V の単電源
特に指定がない限り、VDD = 2.7∼3.6 V、VSS = 0 V、GND = 0 V。
表3.
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to +125°C Unit Test Conditions/Comments
ANALOG SWITCH
Analog Signal Range 0 to VDD V VDD = 2.7 V, VSS = 0 V
On Resistance (RON) 185 Ω typ VS = 0 V to 2.7 V, IS = 0.1 mA; see Figure 21
300 350 400 Ω max
On Resistance Match between 2 Ω typ VS = 1.5 V, IS = 0.1 mA
Channels (∆RON) 4.5 6 7 Ω max
LEAKAGE CURRENTS VDD = 3.3 V
Source OFF Leakage IS (OFF) ±0.005 nA typ VS = 1 V/3 V, VD = 3 V/1 V; see Figure 22
±0.2 ±5 nA max
Drain OFF Leakage ID (OFF) ±0.005 nA typ VS = 1 V/3 V, VD = 3 V/1 V; see Figure 23
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
Channel ON Leakage ID, IS (ON) ±0.005 nA typ VS = VD = 1 V or 3 V, see Figure 24
ADG658 ±0.2 ±5 nA max
ADG659 ±0.1 ±2.5 nA max
DIGITAL INPUTS
Input High Voltage, VINH 2.0 V min
Input Low Voltage, VINL 0.5 V max
Input Current
IINL or IINH 0.005 µA typ VIN = VINL or VINH
±1 µA max
CIN, Digital Input Capacitance 2 pF typ
DYNAMIC CHARACTERISTICS1
tTRANSITION 200 ns typ RL = 300 Ω, CL = 35 pF
370 440 490 ns max VS = 1.5 V; see Figure 25
tON (EN) 230 ns typ RL = 300 Ω, CL = 35 pF
370 440 490 ns max VS = 1.5 V; see Figure 27
tOFF (EN) 50 ns typ RL = 300 Ω, CL = 35 pF
80 90 110 ns max VS = 1.5 V; see Figure 27
Break-Before-Make Time Delay,
tBBM
200 ns typ RL = 300 Ω, CL = 35 pF
10 ns min VS1 = VS2 = 1.5 V; see Figure 26
Charge Injection 1 pC typ VS = 1.5 V, RS = 0 Ω, CL = 1 nF; see Figure 28
2 pC max
Off Isolation −90 dB typ RL = 50 Ω, CL = 5 pF, f = 1 MHz; see Figure
29
Channel-to-Channel Crosstalk −90 dB typ RL = 50 Ω, CL = 5 pF; f = 1 MHz; see Figure
31 (ADG659)
−3 dB Bandwidth
ADG658 160 MHz typ RL = 50 Ω, CL = 5 pF; see Figure 30
ADG659 300 MHz typ
CS (OFF) 5 pF typ f = 1 MHz
CD (OFF)
ADG658 29 pF typ f = 1 MHz
Rev. B − 8/20 −
B Version Y Version
Parameter +25°C −40°C to +85°C −40°C to +125°C Unit Test Conditions/Comments
CD, CS (ON)
ADG658 30 pF typ f = 1 MHz
ADG659 16 pF typ f = 1 MHz
POWER REQUIREMENTS VDD = 3.6 V
IDD 0.01 µA typ Digital Inputs = 0 V or 3.6 V
1 µA max
絶対最大定格
特に指定のない限り、TA = 25℃。 表4. Parameter Rating VDD to VSS 13 V VDD to GND −0.3 V to +13 V VSS to GND +0.3 V to −6.5 V Analog Inputs1 V SS − 0.3 V to VDD + 0.3 V Digital Inputs1 GND − 0.3 V to V DD + 0.3 V or 10 mA, whichever occurs first Peak Current, S or D 40 mA (Pulsed at 1 ms, 10% duty cycle max)Continuous Current, S or D 20 mA Operating Temperature Range
Automotive (Y Version) −40°C to +125°C Industrial (B Version) −40°C to +85°C Storage Temperature Range −65°C to +150°C Junction Temperature 150°C
θJA Thermal Impedance
16-Lead QSOP 104°C/W 16-Lead TSSOP 150.4°C/W 16-Lead LFCSP (4-Layer Board) 70°C/W Lead Temperature, Soldering
Vapor Phase (60 sec) 215°C Infrared (15 sec) 220°C ESD 5.5 kV 1 A X、 EN、S、または D の過電圧は内部ダイオードでクランプされま す。 電流は最大定格に制限する必要があります。 上記の絶対最大定格を超えるストレスを加えるとデバ イスに恒久的な損傷を与えることがあります。この規 定はストレス定格の規定のみを目的とするものであり、 この仕様の動作のセクションに記載する規定値以上で のデバイス動作を定めたものではありません。デバイ スを長時間絶対最大定格状態に置くとデバイスの信頼 性に影響を与えます。
ESD の注意
ESD（静電放電）の影響を受けやすいデバイ スです。電荷を帯びたデバイスや回路ボード は、検知されないまま放電することがありま す。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが 高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性 能劣化や機能低下を防止するため、ESD に対 する適切な予防措置を講じることをお勧めし ます。Rev. B − 10/20 − 表5.ADG658 の真理値表 A2 A1 A0 EN Switch Condition X1 X1 X1 1 None 0 0 0 0 1 0 0 1 0 2 0 1 0 0 3 0 1 1 0 4 1 0 0 0 5 1 0 1 0 6 1 1 0 0 7 1 1 1 0 8 1 X = Don’t Care 表6.ADG659 の真理値表 A1 A0 EN On Switch Pair X1 X1 1 None 0 0 0 1 0 1 0 2 1 0 0 3 1 1 0 4 1 X = Don’t Care
ピン配置およびピン機能説明
ADG659 TOP VIEW (Not to Scale) ADG658 TOP VIEW (Not to Scale) 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 16 15 14 13 12 11 10 9 VDD S3 S2 S1 S4 A0 A1 A2 VDD S3A S2A DA S1A S4A A0 A1 S1B S3B DB S4B S2B VSS GND S5 S7 D S8 S6 VSS GND EN EN 03273-0-002 図2.16 ピン TSSOP/QSOP のピン配置 12 11 10 9 1 2 3 4 16 15 14 13 5 6 7 8 D S8 S6 VSS GND A2 A1 S2 S1 S4 A0 S7 S5 VDD S3 ADG659 TOP VIEW (Not to Scale) 12 11 10 9 1 2 3 4 16 15 14 13 5 6 7 8 DB S4B S2B VSS GND A1 A0 S2A DA S1A S4A S3B S1B VDD S3A ADG658 TOP VIEW (Not to Scale) EN EN 03273-A -003EXPOSED PAD FLOATING
図3.16 ピン 4 mm × 4 mm LFCSP のピン配置 表7.ピン機能の説明 パラメータ 説明 VDD 最も正側の電源電位。 VSS 最も負側の電源電位。 IDD 正の電源電流。 ISS 負の電源電流。 GND グラウンド・リファレンス(0 V)。 S ソース・ピン。入力または出力。 D ドレイン・ピン。入力または出力。 AX ロジック・コントロール入力。 EN アクティブ・ローのデジタル入力。ハイ・レベルのとき、デバイスがディスエーブルされて、すべて のチャンネルはスイッチ・オフされます。ロー・レベルのとき、AXロジック入力により ON スイッチ が指定されます。 VD (VS) D、S ピンのアナログ電圧。 RON D-S 間の抵抗。 ∆RON 任意の 2 チャンネル間のオン抵抗のマッチング、すなわち RONmax – RONmin。 RFLAT(ON) 平坦性は、仕様で規定されたアナログ信号範囲におけるオン抵抗の最大値と最小値の差として定義さ れます。 IS (OFF) スイッチ・オフ時のソース・リーク電流。 ID (OFF) スイッチ・オフ時のドレイン・リーク電流。 ID, IS (ON) スイッチ・オン時のチャンネル・リーク電流。 VINL ロジック 0 の最大入力電圧 VINH ロジック 1 の最小入力電圧 IINL (IINH) デジタル入力の入力電流 CS (OFF) スイッチ・オフ時のソース容量。グラウンドを基準に測定。 C (OFF) スイッチ・オフ時のドレイン容量。グラウンドを基準に測定。
Rev. B − 12/20 − パラメータ 説明 tON デジタル・コントロールの入力から出力スイッチ・オンまでの遅延。テスト回路 7 参照。 tOFF デジタル・コントロールの入力から出力スイッチ・オフまでの遅延。 tBBM オン時間。あるアドレス状態から別のアドレス状態へ切り替わるときの両スイッチの 80%ポイント間 で測定したオフ時間。 チャージ・イン ジェクション スイッチング時にデジタル入力からアナログ出力へ伝達されるグリッチ・インパルスの大きさ。 オフ時アイソレ ーション オフ状態のスイッチを通過する不要信号の大きさ。 クロストーク 寄生容量に起因して 1 つのチャンネルから別のチャンネルに混入する不要信号の大きさ。 帯域幅 出力が 3 dB 減衰する周波数。 オン応答 オン状態にあるスイッチの周波数応答。 挿入損失 スイッチのオン抵抗に起因する損失。
代表的な性能特性
0 80 60 40 20 100 –5.5 –3.5 –1.5 0.5 2.5 4.5 70 50 30 10 90 TA = 25°C VD, VS (V) ON RE S IS TANCE (Ω ) 03273-0-006 VDD, VSS =±2.7V VDD, VSS =±3V VDD, VSS =±5.5V VDD, VSS =±5V VDD, VSS =±4.5V 図4.オン抵抗対 VD (VS)、両電源 0 200 150 100 50 250 0 2 4 6 8 10 12 VD, VS(V) ON RE S IS TANCE (Ω ) 03273-0-007 TA = 25°C VDD = 2.7V VDD = 3V VDD = 3.3V VDD = 4.5V VDD = 5V VDD = 5.5V VDD = 10V VDD = 12V 図5.オン抵抗対 VD (VS)、単電源 0 80 60 40 20 100 –5 –2 0 70 50 30 10 90 –4 –1 1 2 3 5 VD, VS(V) ON RE S IS TANCE (Ω ) 4 –3 03273-0-008 +125°C +85°C +25°C –40°C VDD = +5V VSS = –5V 図6.さまざまな温度でのオン抵抗対 VD (VS)、両電源 100 60 20 140 0 1.0 2.0 80 40 0 120 0.5 1.5 2.5 3.0 3.5 4.0 4.5 5.0 VD, VS (V) ON RE S IS TANCE (Ω ) 03273-0-009 +125°C +85°C +25°C –40°C DD = 5V SS = 0V V V 図7.さまざまな温度でのオン抵抗対 VD (VS)、単電源 0 200 150 100 50 250 0 0.5 1.0 1.5 2.0 2.5 3.0 300 VD, VS (V) ON RE S IS TANCE (Ω ) 03273-0-010 +125°C +85°C +25°C –40°C VDD = 3V VSS = 0V 図8.さまざまな温度でのオン抵抗対 VD (VS)、単電源 0.5 –0.5 –1.5 –2.5 1.5 0 –1.0 –2.0 1.0 0 20 40 60 80 100 120 TEMPERATURE (°C) CURRE NT (nA) 03273-0-011 IS (OFF) ID (OFF) IS, ID (ON) VDD = 5V VSS = –5V VD =±4V VS =±4V 図9.リーク電流の温度特性、両電源Rev. B − 14/20 − 0.5 –0.5 –1.5 –2.5 1.5 0 –1.0 –2.0 1.0 0 20 40 60 80 100 120 TEMPERATURE (°C) CURRE NT (nA) 03273-0-012 VDD = +5V VSS = 0V VD =±4V VS = 1V VDD = +3V VSS = 0V VD =±2.4V VS = 1V IS (OFF) ID (OFF) IS, ID (ON) ± ± 図10.リーク電流の温度特性、単電源 –4 12 8 4 0 –5 –3 –1 1 3 5 10 6 2 –2 14 –4 –2 0 2 4 VS (V) QINJ ( P C) 03273-0-013 VDD = +5V VSS = 0V VDD = +5V VSS = –5V TA = 25°C 図11.チャージ・インジェクション対ソース電圧 100 60 20 140 80 40 0 120 –40 –20 0 20 40 60 80 100 120 TEMPERATURE (°C) TIME (ns) 03273-0-014 VDD = +5V VSS = –5V tON tOFF 図12. tON/tOFF時間の温度特性、両電源 300 200 100 250 150 0 350 –40 –20 0 100 120 50 TEMPERATURE (°C) TIME (ns) 03273-0-015 20 40 60 80 VSS = 0V tON tOFF VDD = 3V VDD = 3V VDD = 5V VDD = 5V 図13. tON/tOFF時間の温度特性、単電源 100k 1M 10M 100M –9 –11 –13 0 –10 –12 –15 –7 –14 FREQUENCY (Hz) dB –8 –6 –4 –5 –3 –1 –2 VDD = +5V VSS = –5V TA = 25°C 03273-0-016 図14.オン応答の周波数特性(ADG658) 100k 1M 10M 100M –12 –16 –20 0 –14 –18 –24 –8 –22 FREQUENCY (Hz) dB –10 –6 –2 –4 VDD = +5V VSS = –5V TA = 25°C 03273-0-017 図15.オン応答の周波数特性(ADG659)
100k 1M 10M 100M –40 –80 –120 0 –60 –100 –20 FREQUENCY (Hz) dB VDD = +5V VSS = –5V TA = 25°C 03273-0-018 図16.オフ時アイソレーションの周波数特性 –30 –70 –110 0 –50 –90 –130 100k 1M 10M 100M –40 –80 –120 –10 –60 –100 –20 FREQUENCY (Hz) dB VDD = –5V VSS = +5V TA = 25°C 03273-0-019 図17.クロストークの周波数特性 100 20 50 100 FREQUENCY (Hz) THD + N (%) 200 500 1k 5k 10k 20k 10 1 0.1 0.01 2k 600Ω IN AND OUT VVDDSS = –5V = +5V TA = 25°C 03273-0-020 図18.THD +ノイズ 100 1 0.01 10000 10 0.1 1000 0 10 12 VDD = 12V VDD = 5V VDD = 3V V(EN) (V) IDD (µ A) 03273-0-021 VSS = 0V 2 4 6 8 図19.VDD電流対ロジック・レベル 0 2.5 2.0 1.5 1.0 3.0 0 0.5 VDD (V)
LOGIC THRESHOLD VOLTAGE (
V ) 03273-0-022 12 2 4 6 8 10 図20.ロジック・スレッショールド電圧対電源電圧
Rev. B − 16/20 −
テスト回路
IDS V1 S D VS RON = V1/IDS 03273-0-023 図21.オン抵抗 VDD S1 D VD VSS VS VDD VSS S2 S8 GND EN LOGIC 1 A IS(OFF) 03273-0-024 図22.IS (OFF) VDD S1 D VS VSS VO S2 S8 GND LOGIC 1 A ID (OFF) VDD VSS 03273-0-025 EN 図23.ID (OFF) VDD S1 D VS VSS VD S8 GND A ID (ON) VDD VSS 03273-0-026 EN 図24.ID (ON) VDD VSS VS1 VS8 VOUT 50Ω RL 300Ω VIN A2 A1 A0 GND S1 S8 D ADG658* 90% 90% 50% 50% 3V 0V VS1 VOUT VS8 VDD VSS* SIMILAR CONNECTION FOR ADG659 CL 35pF ADDRESS DRIVE (VIN) tTRANSITION tTRANSITION 03273-0-027 EN S2–S7 図25.マルチプレクサのスイッチング時間 tTRANSITION
VDD VSS VS VOUT VIN A2 A1 A0 GND S1 S2–S7 S8 D ADG658* tBBM 80% 3V 0V VOUT
* SIMILAR CONNECTION FOR ADG659
80% ADDRESS DRIVE (VIN) VDD VSS 50Ω RL 300Ω C35pFL 03273-0-028 EN 図26.ブレーク・ビフォ・メーク時間遅延 tBBM VDD VSS VS VOUT 50Ω A2 A1 A0 GND S1 S2–S8 D tON(EN) 0.9VO 50% 50% 3V 0V VO 0V VIN 0.9VO ENABLE DRIVE (VIN) OUTPUT tOFF(EN) VSS ADG658* VDD RL 300Ω CL 35pF
* SIMILAR CONNECTION FOR ADG659 03273-0-029
EN
図27.イネーブル遅延、tON (EN)、tOFF (EN)
03273-0-030 VDD VSS VS VOUT A2 A1 A0 GND 3V 0V VIN ADG658* RS CL 1nF
* SIMILAR CONNECTION FOR ADG659 EN S D VDD VSS LOGIC INPUT (VIN) VOUT
QINJ = CL× ∆VOUT ∆VOUT
Rev. B − 18/20 − VDD VSS A2 A1 A0 GND S D 50Ω VOUT VS LOGIC 1 VDD VSS 0.1µ F 0.1µ F NETWORK ANALYZER 50Ω RL 50Ω
OFF ISOLATION = 20 LOGVOUT VS 03273-0-031 EN 図29.オフ時アイソレーション VDD VSS A2 A1 A0 GND S D
INSERTION LOSS = 20 LOG VOUT WITH SWITCH VOUT WITHOUT SWITCH
RL 50Ω VOUT 50Ω VS VDD VSS 0.1µF 0.1µF 03273-0-032 EN 図30.帯域幅 VDD VSS A0 A1 GND S1A DA 0.1µ F VOUT DB DA 50Ω VS ADG659
CHANNEL-TO-CHANNEL CROSSTALK = 20 LOGVOUT VS VDD VSS 0.1µ F RL 50Ω NETWORK ANALYZER NETWORK ANALYZER 50Ω S1B DB 03273-0-033 EN 図31.チャンネル間クロストーク
外形寸法
16 9 8 1 PIN 1 SEATING PLANE 8° 0° 4.50 4.40 4.30 6.40 BSC 5.10 5.00 4.90 0.65 BSC 0.15 0.05 1.20 MAX 0.20 0.09 0.75 0.60 0.45 0.30 0.19 COPLANARITY 0.10COMPLIANT TO JEDEC STANDARDS MO-153AB
図32.16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-16) 寸法: mm 16 5 13 8 9 12 1 4 2.25 2.10 SQ 1.95 0.75 0.60 0.50 0.65 BSC 1.95 BSC 0.35 0.28 0.25 12° MAX 0.20 REF SEATING PLANE PIN 1 INDICATOR TOP VIEW 4.0 BSC SQ 3.75 BSC SQ 0.60 MAX 0.60 MAX 0.05 MAX 0.02 NOM 0.80 MAX 0.65 TYP PIN 1 INDICATOR 1.00 0.85 0.80 COPLANARITY 0.08 0.25 MIN EXPOSED PAD (BOTTOM VIEW)
COMPLIANT TO JEDEC STANDARDS MO-220-VGGC
図33.16 ピン・リードフレーム・チップ・スケール・パッケージ[LFCSP] (CP-16-4)
Rev. B − 20/20 − 16 9 8 1 PIN 1 SEATING PLANE 0.010 0.004 0.012 0.008 0.025 BSC 0.010 0.006 0.050 0.016 8° 0° COPLANARITY 0.004 0.065 0.049 0.069 0.053 0.154 BSC 0.236 BSC
COMPLIANT TO JEDEC STANDARDS MO-137AB 0.193 BSC 図34.16 ピン・シュリンク・スモール・アウトライン・パッケージ[QSOP] (RQ-16) 寸法: mm
オーダー・ガイド
Model Temperature Range Package Description Package Option
ADG658YRU −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG658YRU-REEL7 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG658YRUZ1 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG658YRUZ-REEL71 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG658YCP −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG658YCP-REEL7 −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG658YCPZ1 −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG658YRQ −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG658YRQ-REEL −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG658YRQZ1 −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG658YRQZ-REEL71 −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG659YRU −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG659YRU-REEL7 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG659YRUZ1 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG659YRUZ-REEL71 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG659WYRUZ-REEL71, 2 −40°C to +125°C 16-Lead Thin Shrink Small Outline Package [TSSOP] RU-16
ADG659YCP −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG659YCPZ1 −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG659YCPZ-REEL71 −40°C to +85°C 16-Lead Lead Frame Chip Scale Package [LFCSP] CP-16
ADG659YRQ −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG659YRQ-REEL −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG659YRQ-REEL7 −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
ADG659YRQZ1 −40°C to +125°C 16-Lead Shrink Small Outline Package [QSOP] RQ-16
1 Z = RoHS 準拠製品。 2 車載システム向けに認定済み。 D03273-0-2/09 (B )-J
![図 32.16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP] (RU-16) 寸法: mm 16 5138912 1 4 2.25 2.10 SQ1.950.750.60 0.500.65 BSC 1.95 BSC 0.35 0.28 0.2512° MAX 0.20 REFSEATING PLANEPIN 1INDICATOR TOP VIEW4.0 BSC SQ 3.75 BSC SQ 0.60 MAX0.60 MAX0.05 MAX0.02 NOM0.80 MAX0.6](https://thumb-ap.123doks.com/thumbv2/123deta/5668255.509539/19.892.211.677.173.809/シュリンクスモールアウトラインパッケージTSSOP寸法BSCBSC°MAXREFSEATINGBSCBSC.webp)
