博 士 （ 工 学 ） 青 木 隆 宏
学 位 論 文 題 名
crvios ラッ チ アッ プの 解 析と 耐設 計 法へ の応 用 に関 する 研究
(Analysis of CMOS Latch ‑ up and lts Application to High Immunity Dasign Methodology)
学 位 論 文 内 容 の 要 旨
近 年 、 低消 費 電 力・ 高 ノイ ズ マ ージ ン を 特長 と したCMOSLSl技 術の 微 細化 の 進 展はめざましく、高性能なCPUや高集積なメモりに応用されている。しかし、微細化す るにしたがいラッチアップ現象によるLSlの動作障害がク口―ズアップされるようにな っ た 。CMOS構 造 で はPNP寄 生 バ イ ポ ― ラ ト ラ ンジ ス タとNPN寄 生バ イ ポ― ラ ト ラ ンジスタ があり、 この2つが 結合して寄 生PNPNサイリ スタ構造を形成している。ラッ チアップ現象とは、この寄生サイリスタが、入出力端子から混入する外来雑音等の何らか のトリガにより導通して過大な電源電流がLSl内に流れる現象である。いったんラッチ アップ状態になるとLS｜は機能しなくなり、また早急に電源を遮断しないと過大電流に よる素子 破壊や配 線断線を 生じること がある。 このよう に、CMOS LS｜の 発展とと もに、ラッチアップの抑制が重要な問題であった。従来のラッチアップに関する研究では 耐性評価としては保持電圧・保持電流等でなされ、これらの値を向上するために素子構造 ならびにレイアウト設計がなされてきたが、その効果は定性的な把握の範囲であり、かつ 微細化と低コス卜化は相反するものなので、的確な耐ラッチアップ設計は本質的に難しい ことであった。しかし、設計寸法が24mレベルまでは、構造設計自体の余裕があり、定 性的なラッチアップ対策でも対処できた。しかし、LSIの微細化が進み、1982年頃から 1ヰm〜サブum領域の研 究が始まるとともに、事態が一変した。このような微細領域で は、デ′ヾイス構造に冗長な設計をすることができなぃ。したがって、新しいLS｜の設計 ごとにラッチアップ特性を測定・評価し、その結果をもとに微細化を阻害しないよう最小 限かつ的確なラッチアップ対策方針を立てる必要がある。そのため、LSlの微細化とと もに、測定・評価・モデリングを含む系統的かつ定量的な耐ラッチアップ設計の研究が必 要となった。
本 研 究は 、CMOS LSIに おけ るラッチ アップ現象 の解析お よび耐ラ ッチアッ プ設 計 指 針 の 検 討に 関 す る。 本 研究 の 目 的は 、 今後 のCMOSLSI微細 化 に対 応 す るた め の系統的かつ定量的な耐ラッチアップ設計指針を確立することである。具体的な検討内容 は、＠CMOS構 造におけ るラッチアップ過渡特性の評価法を確立する、◎ラッチアップ 現象の動的メカニズムを数値解析により解明する、◎ラッチアップ卜リガ電流の温度依存 性をデバイスパラメ―夕で解析する、＠LS｜内でのラッチアップ発生箇所の同定を1ミ クロン以下の高分解能で行う、および＠LSl内部回路における耐ラッチアッブ設計指針
― 172−
を 確 立 す る 、 こ と で あ る 。 以 下 に 、 得 ら れ た 検 討 結 果 を 各 項 目 ご と に ま と め る 。 Oラッチアップ過渡特性を測定・評価する方法の確立
パ ルス トリ ガ電 流 に対 する ラッ チア ップ 過渡 応答 特性の評価法 を提案した。それを用い て種 々の 卜リ ガ入 カ モ― ドに 対す る闘 値ト リガ 電流 のパルス幅依 存性、ラッチアップター ンオ ン波 形を 測定 し た。 これ らの 結果 をも とに 、ラ ッチアップ閲 値トリガ電流のパルス幅 依存 性は 、寄 生バ イ ポ― ラ卜 ラン ジス タの べ― ス走 行時間で説明 できることを示した。さ ら に 、 パ ワ ー ア ッ プ 時 の 変 位 電 流 お よ びNMOSト ラ ン ジ ス タ に お け る イ ン バ クト イオ ン 化基板電流によるラッチアップ過渡応答を評価した。
◎シミュレ―ションによるラッチアップ現象の詳細解析
2次 元デ バイ ス数 値解 析技 術を用いたラッチアップ現象の詳細な 解析を行い。ラッチア′
ップ 過程 にお ける 寄 生素 子の 変調 効果 を明 らか にし た。この知見 をもとに回路シミュレー ショ ンに おけ る等 価 回路 モデ ルの 素子 パラ メ一 夕（ 電流増幅率、 ベース走行時間、寄生等 価抵 抗） の変 調効 果 を導 入す るこ とで ラッ チア ップ の夕一ンオン 渡形および閲値トリガ電 流の トリ ガパ ルス 幅 依存 性を 定量 的に 解析 する こと が可 能で ある こと を示 し た。次に、2 次元 デ′ ヾイ ス過 渡 解析 シミ ュレ 一夕 を宇 宙環 境下 でのLS｜使用 を想定した重イオン粒子 入 射 に よ るCMOSラ ッ チ ア ッ プ の 解 析 に 適 用 し た 。 重 粒 子 入 射 後 の 生 成 キ ャ リア のラ ッ チア ップ 過程 にお け る動 的振 る舞 いを 調べ ると とも に重粒子の種 々の入射条件に対するラ ッチ アッ プ耐 性の 関 係を 調べ 、ラ ッチ アッ プの 有無 に関しての入 射角・入射位置・飛跡上 生成キャリア密度依存性を明らかにした。
◎ラッチアップ温度特性の詳細解析
ラ ッ チ ア ッ プ ト リ ガ 電 流 の 温 度 依 存 性 を 実 験 的 に 評 価 し た 。25℃ で 規 格 した 実験 式
｜・r。（T）＝Itr。（25）／［1 +T（Tー25）］を用いると、Pウェルトリガ電流でー0．83％／℃
〜−1．O％／℃、Nウェル卜リガ電流でー0． 5%/℃〜−0．65%/℃ であった。さらに、寄生PN PN構 造 を 構 成 す る 各 パラ メー 夕自 体（ 電流 増幅 率， エミ ッタ ベ― ス 間順 方向 電圧 、等 価 ウェ ル抵 抗） の温 度 依存 性も 評価 し、 卜リ ガ電 流と パラメータと の温度依存性の関係をし らべ た。 この 結果 、 各パ ラメ ータ の温 度係 数を 考慮 して計算した ラッチアップトリガ電流 値の温度依存性が実験結果と良く―致することを示した。
＠微小発光現象によるラッチアップの位置観察法の確立
ラ ッチ アッ プの オ ン状 態か らの 微小 発光 現象 に注 目し 、2次 元フ ォト ン計 数実 験とデバ イス シミ ュレ ーシ ョ ンに よっ て発 光現 象の メカ ニズ ムの解析を行 い、フォノンを介した再 結合 発光 を仮 定す る と、 発光 領域 なら びに 発光 スペ クトルが実測 結果を説明できることを 示し た。 ラッ チア ッ プ状 態か らの 発光 スペ ク卜 ル特 性がホッ卜エ レク卜口ン発光と本質的 に 異 な る こ と を 利 用 し て 、CMOS LSlに お け る ラ ッ チ ア ッ プ の 発 生 箇 所 の 同 定 が 簡 便かつ1ヰm以下の高分解能で行えることを示した。
雪内部回路における耐ラッチアップ設計指針の確立
CMOS／ BiCMOS LSIの 内 部 回 路 に お け る ラ ッ チ ア ッ ブ 耐 性 を 評 価 で き る テ スト 構造 の提 案し 、 耐性 確保 のウ ェル コン タク 卜配 置の重要性を 明らかにした。さらにー 様生 成ト リガ 電流 注 入モ ード での 実用 的ラ ッチ アッ プ回避可能な 設計指針を得るためのモ デル （寄 生素 子パ ラ メ一 夕値 ，レ イア ウ卜 設計 寸法 ，生成トリガ レベルで記述されるモデ ル） を提 案し た。 本 モデ ルで は、 「ラ ッチ アッ プが 生じない最大 許容ウェルコンタクト配 置 距 離a」 は 、 寄 生 デバ イス パラ メ― 夕p s，ぢ ーRNW，VFN，VFP， レイ アウ ト設 計寸 法 h，b、 な ら び に 内 部 回 路 で 生 成 さ れ る ト リ ガ 電 流 密 度Joの 関 数 で 記 述 さ れ てい る。 応 用 例 と し て 本 モ デ ル を 標 準 セ ル ベ ー スCMOSイ ン バ 一 夕 回 路 の ラ ッ チ ア ッ プ 解析 に適 用 し 、 許 容 ウ ェ ル コ ン タ ク 卜 距 離aの 計 算 値 が 実 験 結 果 と 良 く 一 致 す る こ と を 示 し た 。
―173―
以上の検討結果により、今後の微細CMOSLS ｜の耐ラッチアップ化に対応できる
系 統 的 か つ 定 量 的 な 評 価 ・ 設 計 法 を 確 立 す る こ と が で き た 。
学位論文審査の要旨
学 位 論 文 題 名
CMOS ラッチアップの解析と耐設計法への応用に関する研究
本研究 は、微細CMOS集積回路の 動作妨害 要因とな るラッチ アップ現象を理論と実験 の両面から解析し、その結果をもとにラッチアップ防止のための効果的な設計指針を確立 したものである。
現 用LSIの 主 流 であ るCMOS集積 回 路 には ラ ッ チア ッ プと 呼 ば れる現 象があり、 こ れ がCMOSの微細化を 難しいも のにして いる要因 のーつで ある。ラ ッチアップ とは、C MOS構造 に おい て 本 質的 に 避け る こ とが で き ない 寄 生pnpnサ イ リス タが存在し 、こ れが外 乱雑音に より導通― 電源短絡を生じてLSIを動作不能もしくは破壊に追い込む現 象 であ る 。CMOSLSIの 微 細化 に とも な っ て系 統 的か っ 定 量的 な 耐ラ ッチアップ 設計 方針の確立が重要な課題となっており、本研究はその要求に応えるために遂行されたもの である。その主要な成果は、次の点に要約される。
（1）これまで困難であったラッチアップ過渡特性の評価を可能とするための測定手法と して、パルストリガ電流発生回路とパルス電圧源の導入による測定法を提案した。
これを用いてラッチアップに対する各種トリガ要因の影響を定量把握することを可 能とした。
（2） ラッチアッ プ解析に 適したCMOSデ バイスシ ミュレー ション手 法を開発し 、ラッ チ ア ッ プ 時 の 電 位 分 布 と キ ャ リ ア 挙 動 に 対 す る 知 見 を 得 た 。
（3）ラッチアップの温度特性を理論的に解析し、温度上昇にともなうラッチテップ耐性 低下の主要因を明らかにした。
（4）LSIの ラッチア ップ発生箇 所を正確 に検出す るための 新しい観察法を提案した。
すなわちラッチアップ部分のキャリア再結合発光スペクトルがホットエレクトロン 発光スペクトルと異なることに着目し、両者を高分解能で識別する手法を開拓した。
（5）LSI内 部回路の 効果的な耐 ラッテア ップ設計 方法を提 案した。すなわち、寄生素 子パラメータとレイァウト設計パラメータを用いて実用的な耐ラッテアップ設計条 件を定式化することに成功した。
以上の ように本 論文は、CMOS集 積回路の ラッチア ップ現象 にっいて測定・評価．モ デリング・耐設計を包含する系統的かっ定量的な設計解析体系を確立したものであり、電 気工学の進歩に寄与するところ大である。
よって著者は、北海道大学博士（工学）の学位を授与される資格あるものと認める。
―175―
