電力密度の考察

電度の考

TND6239JP/D

Rev. 1, JUNE − 2019

電度の考

要約

最、度は、源およびシステムの 新性と性を示すかつ な性指数となりま した。度を 成するには、最端の御手 法を採用し、に用できる最の導技を

し、換における最新のトポロジー的歩

を用する必があります。

本料では、度を普的な目標とえる べき理由と、トポロジーや導の択など 度のベースとなる本理の概について

明します。

GaN

パワーデバイスの細と 特性、!とレ イアウトの%、トポロジーの択に&える影、

および最な応用'についても明します。

はじめに

()、どの市*セグメントに従(している源

も、日々の業/において、0の 4

つの本 目標の 成を目指して1しています。

• 2率

• 3性

•

小45

•

6コスト

2率は、特8の政府および業界の格や期待に 9するように求される*9が;くあります。

3性は、すべての<が=>なく求する本

%です。小45は、スペースに約がある;くのア プリケーションに必であり、6コスト5は、D日 の競Eの激しいビジネス環Hにおいて/目標を 成するための方法です。

源業界には、これらの%をすべて 成できる

I性を持っています。2率については、

90%

J後 の数Kが、文献で8期的にLMされており、

メーカから提Oされる PでQ易に!つけることが できます。源や特RにS"性を持たせたシス テムの3性は、最もTしい約条%を満#し、

O給に用している技$のUVを%えるWX を)現しています。性&におけるこれらの'異的 な改YにZえ、業界は1の末にワット当りの源

\格を6減し、また消()、]^の必性、

*&積を6減することにより、源管理アプリケー

ションの+所有コストの_幅な節約も)現しまし た。

源業界および源のにとっての,-は、

これら

4

つの目標のすべてを`時に満#するこ とです。

Figure 1. The Ultimate Optimum Trade−off これらの.目/に相a0bがあることは1の目に も明らかです。=えば、2率や3性の%をく するとコスト目標が影をcけるI性があり、;

くの*9、源のサイズにも影がfぶI性があ ります。さらに、市*のgと応用技の歩によって、

源が直&するトレードオフにk層の混lが

生じています。市*がcける絶え/ないコストm は、リスクの6減および市*投oまでの時/の短2 によって、あるいは3Pや材料の\格が年々60す る成熟技を用することによって4pできます。

これまでの Pサイクルを5じ最5された)6の あるr7ソリューションをu用することによって も、コスト2率のいソリューションを)現できる

*9があります。v方で、性と機&での<の 期待や、競Eと差R5の必性に応えるには、イノ ベーションが必になり、もっと(用のかかるアプ ローチが必な*9があるかもしれません。

電度

度の性は明白ではなく、vのzの8

に9れています。):のところ、この;常にな 性指数は、|独の数}としてえると明や正当 5ができません。

度は、源のユーザやメーカにとって は、;くの*9、｢あればよい｣という特徴です。し かし、度の導oには、>?な機械的

、\な!およびc!3P、最端御アルゴ

リズムの必性などにより、コストになるI性 がくなります。源コストがZする*9は、採 算がとれる形で度5を‚るために、vの3 'でƒめ9わせする必があります。

度の最も@Aな点は、結果的にO

給ソリューションを小45できることです。

源が小4になると、=えば携帯用…機†や、

ƒめBみおよびCみBみがIなD断用デバイスや 治療デバイスのような‡療アプリケーションなど、

サイズが最_の懸念(.である新市*や新用Eの

F拓ができるようになります。

小45は材料消()の6減につながり、それに より3Pコストを_幅にˆ減でき、最終的に源コ ストのˆ減がIです。さらに、3P点数が少なく かつ小さくなれば、G)5を‚れるI性がありま す。携帯用民生…機†だけでなく、‰8されてい ないあらゆる源O給ソリューションにおいても、

G)5はモバイルアプリケーションにとって、

な‹性素になります。そのŒ=が、燃料節約や

H続IJ延"において、)ˆ減2果を直接的にK

\できるLM機0です。

データセンタやテレコム、および産業アプリケー ションなどの‰84アプリケーションでは、源の

*&積を2小できれば、Nなボードまたはキャ

ビネットのスペースを、‘やソリューションの

で有用な目的に用できます。つまり、サイズを

やさずに、機をOZすることができるのです。

これらの(=のP景にあるQRすべき()は、こ れらのメリットはすべて、システムレベルで\Kを 生み’すということであり、その\Kはシステム“

をSTした*9にのみUV的な2果をK\できる ということです。このUV的な益は、新市*の”

Wや機のZ、+所有コストの6減によって 成

されるもので、現Vの源O給ソリューションにお いて、さらなる度の•を業界にもたらす究 極の!です。

高電度の現

度がZすると、源のサイズ (

積とX&

積

)

は減少します。そのため、システムの温度昇の

–“性を維持するには、熱放散)を6減する必が あり、これは源の2率を•させることを意—し ます。˜™温度šへの物温度の昇、熱Y›に 用できる&積、および放散される熱)の0bは、

次式で示すようにニュートンの]^の法に従いま す。

q+h A DT (eq. 1)

ここで、qはž流によってŸ される熱)、hは熱

Ÿ 率、Aは用できるX&積、DTは物の温度 昇です。

源で発生する最_熱)は、その2率と8格’

の0数であり、X&積は源の積の0数で

す。したがって、eq. 1は次式のように、2率と 度の0bに形できます。

h+1*h r_VA(V) DT

Power Density (eq. 2)

ここで、r_VA(V)は源の積とX&積の比です。

ここで注意すべきは、r_VA(V)の比は源の筐の形 状と“積に強く Uするということです。さら に、hは、材料、X&の平滑度、]^材の特性の0

数です。強ž流1

(

強空]

)

により、;くのパラメ ータKが5します。

Figure 2

に、小4

USB

チャージャの所の2率を 度の0数として示します。この=では、

度と2率だけの0bを示すために、ユニットのサイ ズ、形状、および最_ZQ温度昇はk8に¢持さ れています。

‚からわかるように、度[積や度に

žして、2率はな素になります。2率が•

すると熱放散が減少するため、結果的に]^%も 60します。

Figure 2. Efficiency as a Function of Power Density

率

2率は、度に&える影を慮しないとし ても、なパラメータであり無\できません。

エネルギー\格、政府、市*での差R5など、

いくつか!機があり、これらはすべて2率にžす るニーズを生み’しています。O給ソリューシ ョンの2率は、継続的に少しずつ•しています。

このトレンドは、2率や源P]のガイドラインの T格な)施、3P性の絶え/のない改Y、業界の 成熟5など、;くのzに^zしているI性があ ります。最端2率の 成は、源において度の_

幅•を推するのに必¦I欠ですが、用I な最の3Pを択することよりも>?です。

トポロジー

トポロジーと最な!§理の択は、時に 最¨に直&する;常になトレードオフです。

2率5の推には、ハードスイッチングソリューシ ョンよりもソフトスイッチングまたはª振換 のほうがŒまれると_えます。;くの*9、`kト ポロジーをハードスイッチングやソフトスイッチン グ、あるいはª振モードで!§させることができま す。

Figure 3

に、

3

種`の!§モード1

(

ハードスイッチ ング、ソフトスイッチング、ª振換

)

で!§

するフルブリッジコンバータのr7‚と流波形を 示します。

Figure 3. Three Operating Modes of a Full−bridge Converter

(a) Hard Switched Full−Bridge Converter

(b) Soft−Switching (Phase−Shift) Full−Bridge Converter

(c) Resonant (LLC) Full−Bridge Converter CR

LR

CIN COUT

COUT

COUT

IS

IS

IS

IS

0 A t IP

IS

0 A t IP

CIN

CIN

IP

IP

IP

IS

0 A t IP

ソフトスイッチングやª振モード!§において は、2率的な!§1

( Gab時のソフトスイッチング

や8格’のために¬'なª振エネルギー

)

を 維持するために、必然的にリップル流が_きくな るI性があるため、慎に導5損­とスイッチン グ損­のバランスをとる必があります。ª振モー ド!§では、

RMS 流とmストレスがいっそう

Zし、3P8に影を&えるI性があります。

この®-をG減するために、コントローラが!§条

%にづいて最な!§モードを択する混9モー ド!§を導oできます。

ソフトスイッチングとª振コンバータの な点 は、ゼロmスイッチング1(ZVS)またはゼロ流ス イッチング1(ZCS)により、スイッチング損­を_幅 に6減できることです。結果として2率が改Yする ため、それをスイッチング˜波数の昇や]^%

の6減などに用できます。いずれかk方、あるい

はこれら

2

つを組み9わせた*9でも、得られる結 果は度のZです。!§˜波数をくして も、システムのc!3Pを小45できます。

高速デバイス

最新°±のスーパージャンクション

MOSFET

、

SiC MOSFET

、

GaN

パワースイッチなどのcスイッチ ングデバイスは、スイッチング損­の6減と6損­

での˜波!§に¦I欠です。これらのデバイスで は、旧°±の導デバイスよりもはるかにcで オン−オフのスイッチングがIであり､

E

_ONと

E

_OFF のエネルギー損­が_幅に60します。

これらのデバイスのcスイッチング特性を活用 するために、導メーカは6²生インダクタンス のパッケージングを導oし、´な!§を)現して います。さらに、源1

(

に

PCB

レイアウト

)

は、²生インダクタンスを6減するための最

の方法を用する必があります。“&的な6イ

ンダクタンス5により、¦必なª振をY›し、従 来は6cソリューションではZQされていたタイミ ングe延をこのなくTに御できます。

特に、コモンソースインダクタンスは、後fのゲ ート!のの章で明するように、スイッチン グ性に_きな悪影を&えます。

御面

的な御アルゴリズムの性については、

·fの!§モードの更とGab時!§の最5の 検gの:に強hしました。しかし、性御ソリ ューションのもうひとつの局&も指摘する必があ ります。なぜなら、それが/接的に、しかしな 形で度に影を&えるI性があるからで す。プロセス技の歩と比i的微細なj幅の–\な

CMOS

プロセスにより、現Vの性源コントロ ーラにžして、はるかに正確なしきいKm¸差、

タイミング精度、c性を)現するkがFかれまし た。このTな御は、¹理や放熱のl点 から、源を｢mº｣する必性が少なくなるこ とからK\できます。

Table 1

に、最もな御&

の¸差がシステムパラメータや0n3Pに&える影

をまとめています。

Table 1. TIMING AND ACCURACY IMPACT OF CONTROL ON POWER SUPPLY DESIGN

Function Parameter Impact Components

Timing

Accuracy Oscillator Switching frequency Output ripple, EMI COUT; TR; L

DMAX Clamp Max. on−time Max. V·s TR; L

Propagation

Delay Current Limit Peak currents Max. I_D; I_L TR; L; Q; D

Compensation Phase margin Stability

Table 1. TIMING AND ACCURACY IMPACT OF CONTROL ON POWER SUPPLY DESIGN (continued)

Components Impact

Parameter Function

Threshold

Accuracy Current Limit Peak currents Max. I_D; I_L Cooling

Protection Voltage stresses Max. V·s; V_DS; etc. C_IN; C_OUT; Q; D; TR; L

スイッチング˜波数がくなると、スイッチング

˜期に»めるŸ搬e延の¼9がZするため、Ÿ搬

e延がよりになることに注意してください。

その結果、Ÿ搬e延が–8性にfぼす影がさらに _きくなるため、いっそうの注意が必です。

このように、度の)現は>?な§業 であり、トポロジーの択、3Pの択、度 御、および物理的)oの細はすべて、究極的な目 標を 成するでな役¼を果たします。これら の素および相½0bのいずれでも無\すると、す べての1が無pになるおそれがあります。

ワイドバンドギャップ技術

度ソリューションの)現に²&する最も

期待できる新技のひとつが、ワイドバンドギャッ プ導です。この“く新しい種`のパワーデバイ スにより、従来のシリコン技に比べて、よりい

界強度と…移!度を 成できます。 Table 2

に、

これらの新しい導材料の本特性をシリコンと

ž比させて示します。

バンドギャップエネルギーは、…から…をq 放し、物]¾で$由に移!できるようにする1

(

すな わち、流を流す

)

のに必なエネルギー)のこと です。krに、バンドギャップエネルギーがくな るほど、温度5にžして¿測Iな!§とŒな 性を示します。

導では絶s破ÀmとÁばれる、k8のÂ 差にtえるのに必なIJは、絶s破À界強度に 比=します。Xからわかるように、ワイドバンドギ ャップ材料は、この点ではシリコンより

7

ÃÄれて います。これは`程度の8格mを有するデバイス を小45でき、Ÿ導時に…がより短いIJを移!

することを意—します。

…移!度1( として…のupc度)

とは、本 的には物]Åで…をvぶ流の平Æc度です。|

純5した第k次Çでは、この数}が_きいほどス イッチングc度がcく、オン抵抗が6くなります。

最後に、熱Ÿ導率はデバイスの!§温度をどれだ け温にできるかに0bします。この比iから、

温アプリケーション•け材料として炭5ケイ素が

最Âの択wとなる理由を明できます。すなわ ち、Table 2に示すvの導の性をÄに%えてい るからです。

よく用される導材料に0して、本的な をFigure 4にまとめています。

Figure 4. Theoretical Voltage and on Resistance Limits

SiC

や

GaN

のワイドバンドギャップデバイスは、シ リコンパワートランジスタにžして;常にÇ5った 改Yを示しています。しかし、):には2つのワイ ドバンドギャップ技は_きく異なります。

SiC MOSFET

デバイスは、構Wと!§理の&で シリコン

MOSFET

に;常にÇています。

SiC

デバイス では、ÈZされたゲートmにより$由…が空É 層へ移!し、Ÿ導チャンネルを形成します。

SiC MOSFET

は、

Si MOSFET

と`様にプレーナまたはト レンチデバイスとして§ることができます。これら はË直デバイスで、流は&と底&の/をデバイ スを5って流れます。

Table 2. WIDE BAND GAP CHARACTERISTICS

Si SiC GaN Units

Band Gap Energy 1.1 3.3 3.4 eV

Breakdown Field 0.3 2.1 2.1 MV/cm

Saturation Velocity 10 22 25 x10⁶ cm/s

Thermal Conductivity 1.5 5 1.3 W/cmK

k方、

GaN

デバイスの!§は、トランジスタのア ンドープ

GaN

層と

n

ドープ

AlGaN

層の/に$然にUV する

2

次̅ガス1

( 流に²&する$由に!く… )

にづきます。そのため、アプリケーションに 望ましいデバイスであるノーマリオフトランジスタ1

(eMode GaNとÁばれる)

を§るには、デバイスの 本構Wを更する必があります。もうひとつの_

きな相x点は、GaNのデバイス構Wでは、少なくと もDのところ、端…を水平にy*する必があると いうことです。これにより、流はGaNデバイスの

X&に平zに流れ、ドレイン、ソース、ゲート極 /になりができるI性は):には無いため、‰

有Q)のCDS

, C

GSとCGDは_幅に減少します。

度の%を慮すると、GaNパワースイ

ッチは極めて6いQ)により、競9ソリューション とはkjを画しており、2率、˜波、および

cスイッチング換アプリケーションに最で

す。

GaNパワートランジスタ

GaNパワートランジスタの応用'は、2つの異な

るm{Îに'かれます

｡6 mGaNデバイス

は

200 Vまでの絶s破Àmを有しており、この市*セ

グメントは、ノーマリオフ

eMode

デバイスが;数を

»めています。mアプリケーションは

200 V

〜

650 V

の範™を指し、｢カスコード

GaN ｣あ

るいは

eMode

ソリューションが用意されています。

Figure 5

は、カスコード

GaN

の構成を描いたもので

､ノーマリオン GaN

トランジスタが6m、6

R

_DSON のシリコンMOSFETと直Ïに接続され、ノーマリオ フとなるよう組み9わせています。

Figure 5. Cascodes GaN Power Switch D

S G D

D G

Depletion Mode GaN Transistor

MOSFET

(Low V; Low R_DSON)

このソリューションには根本的な欠点がいくつか あります。2Ðのディスクリート導デバイスを 用しているため、パッケージングが>?になり、

オン抵抗に悪影を&え、 成Iな最小²生イン ダクタンスがZします。御極は6RDSON

(_き

なダイサイズ

)

の

MOSFET

のゲートで、ゲート!

振幅のm渡5にÒ}ができますが、Q)Zによ りゲート!損­がZします。この_きなゲート Q)は、パッケージングによるいインダクタンス とªに、デバイスのスイッチングc度に影を&

え、

GaN

技の真のを発揮することが;常にÓ

~

になります。そのvの®-としては、シリコン

MOSFET

トランジスタがターンオフ移¾にアバラ

ンシェ€Õを^こすI性がある、

GaN

デバイスの ゲートにしばしば発振が生じる、などが挙げられま す。

m GaN

アプリケーションにはカスコード

GaN

が最¨に導oされましたが、eModeデバイスは急c にOいげており、650 VノードでもŒなデバイス となりつつあります。

eModeデバイスは、カスコードGaNソリューショ

ンに比べが_きくいやすいため、本書の残り の3'ではeMode GaNパワートランジスタのデバイ ス特性とアプリケーションに焦点を9わせて明し ます。

デバイスレベルでのGaN'Si

将来性が!BまれるGaNパワースイッチとSiデバ イスの比iは、それぞれのデータシートで、デバイ スのスイッチング性に影するパラメータを 検

gす

ればzえます。まずmノード

(650 V

デバイス)で比iをÖめます。Table 3に2種`の技 の早!比iXを示します。Ratio (比率)欄の数}は､G

aN

パワースイッチのあるパラメータが、`等のシリ

コン

MOSFET

トランジスタと比iしてどの程度Äれ

て1

( ‚} )

、または×っている1

( ƒ} )

かを示していま す。

Table 3. PARAMETRIC COMPARISON FOR 650 V DEVICES

Gan

Systems ON Ratio

Package

BVDSS(V) 650 650 1

I_D(A) 15 30 2

R_DSON (mW) 100 99 1

CISS (pF) 130 2270 17.5

C_O(ER) (pF) 44 74 1.7

C_O(TR) (pF) 71 500 7.0

CRSS (pF) 1 no data −

Q_G (nC) 3 56 18.7

Q_GD (nC) 0.84 23 27.4

VGS,MAX (V) +7 / −10 +/− 30 4.3

V_GS,TH (V) 1.3 3.5 2.7

RG (W) 1.35 0.5 2.7

まず注意すべきは

GaN

デバイスのn続流8格が 6いことです。しかし、これは に接9からケース までのパッケージの熱抵抗によるもので、熱抵抗は

n続流8格と`kの比率を示していること1 (

ウエ ハーレベル

CSP

の*9には„当しない

)

を理qするこ とがです。

Xからわかるように、Q)とゲートbのKはす

べてシリコン技と比iして_幅に改Yされていま す。“で最も改Y度9いが6いのは

C

_OSSですが、

それでもシリコンの'もありません。k方、

GaN

のゲートとドレイン/の帰…Q)は、ほぼؓにY

›されています。

GaN

デバイス1

(

特にm

GaN

デバ イス)のゲート−ソースQ)は相当6いため、比i的 弱いドライバを用する*9でも、;常にcのタ ーンオン・ターンオフ移をQ易に)現できます。

GaNデバイスのゲート絶s†は、シリコンと比i

してはるかにÀれやすいため、8格mが_幅に6 0します。Úメーカの独$技によりますが、GaN デバイスには4.5 V〜6.5 Vのゲート!振幅が必で す。どんな*9でも、デバイスがtえられる最_ゲ ート!mは、それぞれのゲート!振幅から約

2 V いだけです。デバイスのゲート!%を'析

する:に、この%についてしく明します。

ゲート特性について続けると、スレッショルド mも60しており、8格ゲート−ソースmが6い ことをえると有です。バンドギャップエネルギ ーが_きいため、GaNデバイスのスレッショルド mの温度5を無\できることもです。

どのスイッチングデバイスでも、Å3ゲート抵抗 はなパラメータです。というのは、このÅ3イ ンピーダンスは、御3ÜをチップにŸえ、チップ

$に'yすることに0bがあり、このインピーダ

ンスによって、ゲート!流が‡されるからで す。Table 3とTable 4に示す2つの=からわかるのは、

このパラメータがパッケージおよびデバイスのy*

に_きく Uしており、技$よりも):の)o によって、くも悪くもなりうるということです。

Table 4

により、6m

GaN

技には、mノー

ドの*9と`様のプラス&とマイナス&があること が確Qできます。

GaN

と

Si

デバイスにはさらに相x点があり、これ らはデータシートのパラメータを準にしてもそれ ほど明確ではありません。ユーザは、デバイスデー タシートの!§理、物理的構W、パラメトリック グラフを深く掘り0げ、検gする必があります。

GaN

パワートランジスタは流をÝ方•に流すこ とができます。デバイスのターンオン時には､

R

_DSON は流の方•に0bなく`じです。デバイスのター ンオフ時には、¿想されるように正の流(ドレイン からソース端…に•かう流れ)をˆ断します。‰方•

(ソース

からドレインに•かう流れ)では､流は

MOSFET

のボディダイオードを5じて流れる流と

`様に流れることができます。しかし､

GaN

デバイス には、

MOSFET

のボディダイオードのような²生

pn

接9はUVしません。流は正の流が用するの と`じŸ導{Îを5じて流れます。xいは、ドレイ ン-ソース端…/のm€0は､第

3 Š‡での!§で

は約

3 V

であるということです。さらに、

pn

接9がU Vしないため‹積bがUVせず、結果的に流が

デバイスからY›される:の‰r復2果はありませ ん｡

Table 4. PARAMETRIC COMPARISON FOR 40 V DEVICES

EPC ON Ratio

Package

BVDSS(V) 40 40 1

I_D(A) 90 290 3.2

RDSON (mW) 1.2 1.2 1

C_ISS (pF) 1920 12500 6.5

C_O(ER) (pF) 2050 3430 1.67

CO(TR) (pF) 2240 no data −

C_RSS (pF) 29 136 4.70

Q_G (nC) 18 173 9.6

QGD (nC) 2.4 18 7.5

V_GS,MAX (V) +6 / −4 ±20 3.3

V_GS,TH (V) 2.1 1.5 1.4

RG (W) 0.3 1 3.3

GaN

デバイスが、あらゆるパワースイッチの¾で 最もいゲイン

(

トランスコンダクタンス

)

を持つこ とに_fすることは､次の2つの理由からです。

すなわち、スレッショルドmにい*9、VGSの わずかな5でデバイス流がcで_きく5し ます。cスイッチングアプリケーションにžして は、これはGaNデバイスの_きな点です。御 m(VGS

)が、いわゆる｢j形{Î｣をすばやく5mしな

い*9、ゲインが_きいことにもތがßいます。

j形モードでは、V

GSはトランジスタの流を御 するため、

V

GSがこのmレベルのにあまりに

"くとどまっていると、デバイスは発振の影をc

けやすくなるI性があります。そのため、

GaN

パ ワートランジスタのゲート!3Üは、立ちが り、立ち0がり時/が;常にcいことが¦I欠で す。

GaN

技のŽ干¦な特性は、デバイスの

R

_DSON がシリコン

MOSFET

よりも_きな正の温度b数を有 することです。そのため、デバイスのRDSONが接9 温度の昇にßいシリコンよりもcくZします。

また、RDSONの正の温度b数はàÏ接続デバイスに は¦I欠であり、温度b数がいことによりàÏ接 続されたトランジスタに流がうまく'yされるこ とに留意してください。

GaN

技のうち最も×っている特性は、これらの デバイスのアバランシェエネルギーt)が;常に6 いことです。どのような)用的な目的にžしても、

GaNデバイスの最_ドレイン-ソースmおよび最_

ゲート-ソースm8格を

%えてはなりませ

ん。

パワーマネジメントアプリケーションでは、ドレイ ン-ソース/またはゲート-ソース/にmmが発生 すると、ほぼすべての*9に

GaN

パワートランジス タにシングルイベント故を^こすのに¬'なエネ ルギーが生じます。

ゲート駆)の設計

GaN

アプリケーション•けの´なゲート!r

7%の;くは、少なくとも/接的には·章で明

しました。ؓを期すためにu度それらの%に

れておきましょう。

• ^{4.5 V}

〜

6.5 V

のゲート!振幅は用する

GaN

デバ イスに U

•

ドライバ用バイアスmを正確にレギュレート し、ゲート−ソース端…へのmmを‘止

•

短い立ちがり、立ち0がり時/でデバイスのス レッショルドレベルをcに5mすることにより 発振を‘止

Figure 6のr7‚はこれらの%を満#する±X的

な構成を示しています。

Figure 6. Simplified Driver Schematic 5V bias rail (adjust to GaN) VDD

PWM (5V amplitude)

CVDRV

LDO

GND

D S G LG

L

Figure 6では、Tにレギュレートされるバイアス

レギュレータを、ドライバおよびこのr7で!さ れるパワースイッチのáにy*する必性を強h しています。ゲート!ループにおいて、ドライ バ、レギュレータ、パワーデバイスの/にわずかな

IJがあっても²生インダクタンスがZするた

め、このようなy*がです。

ドライバ$は、6m!§の点を活かし、6

m・cトランジスタを用します。 IC

技にお いては、6mデバイスほどcで小4になりま す。このことは、Ÿ搬e延の短2、立ちがり・立 ち0がり時/のc5、ソリューションの6コスト 5を)現するで;常に有用です。D日

GaN

トラン ジスタの!に用される’用

MOSFET

ドライバの

;くは、必šに_きいダイサイズを用し、

最m範™(10 V〜16 V)より6いmで!§して いるため、e延が_きくなります。

バイアスレギュレータは、´にされていれ ば、mm¢“クランプとしても機し、!§¾に ゲート!r7に結9されるâãエネルギーなどの

>的影によってバイアスレールがmmに晒され ないようにすることができます。このä機を)

現するために、レギュレータは5常のソースのみの

LDO

ではなく、ソースシンクレギュレータとす べきです。バイアスレギュレータは必時に’に

流をO給でき、クランプとしても機し、mm

発生のおそれがある*9は､バイパスコンデンサか ら流を引きBめるようにすることが理想的です。

これらの%のvに最もな,-は、ドライバ

’と

GaN

トランジスタのゲート/のインダクタン ス

(

ゲートインダクタンス・

L

_G

)

と、

GaN

デバイスの ソースとグランド接続/のインダクタンス

(

ソースイ ンダクタンス・

L

_S

)

を最小5することです。

理qしやすくするために、これらのインダクタン スの影をひとつずつ'析します。

Figure 7

に、ゲー トインダクタンスが無いとå8した*9の|純5し た等\r7を示します。さらに、バイアスレールと

V

GSのスレッショルド用の理想的なm源、および ドライバの’抵抗、潜V的な>3ゲート抵抗、お よびデバイスのRGを9成した抵抗Kに等しい[¾抵 抗もå8します。このような|純5がIな理由 は、インダクタが!§に影を&えるのは、r7 流が5しているときのみだからです。ドレイン 流が5しているとき、ゲート−ソースmはスレ ッショルドmレベルáでk8のため、ゲート 流はほぼゼロです。そのため、等\ゲート抵抗

(R

e

)

による抵抗性のm€0もほぼ

0 V

です。

Figure 7. Turn−on turn−off Effect of L_s VDD

Turn−ON

VTH

GND

D

G S

LS Re

ID

VLS

Turn−OFF

VTH

GND

D

G S

LS

Re

ID

V

この等\r7にづき、

L

_Sにかかる最_mを!

積もることができ、デバイスがž応できる最_

dI/dt

を次式のとおり求めることができます。

dIńdt+VDD*V_TH

Ls (eq. 3)

また、ターンオフ¾は次式のようになります。

dIńdt+*V_TH

Ls (eq. 4)

6いゲート!振幅を慮すると、;常に‡さ れたmだけがソースインダクタンスにÈZされま す。これがab流をすばやく昇させるシステム 機に影を&え、スイッチング移を2果的に減

cします。ターンオフ時には、ソースインダクタン

スæ端のmはスレッショルドm·後に‡され るため、状況はさらに悪くなります。この現Šはよ く知られており、MOSFETのゲート!r7にも`

様にUVします。相x点は、MOSFETゲート!r

7の*9、ゲート!振幅は_幅にく、ソースイ

ンダクタンスのa帰…はそれほど@Aではないこと です。ゲートインダクタンスはRの種`の®-を引き^

こします。これについてはFigure 8に示す等\r7で

明します。

Figure 8. Gate Drive Loop Equivalent Circuit LG

CGS

VDD

GND GEXT

Re

G

ゲート!r7とGaNトランジスタのo端…に より

RLC

ª振r7網が形成されます。このr7の!

§は減”により_きな影をcけます。極端な=と して、ؓにをˆ断した¨期状態でRe

= 0

Wと å8すると、所

5 V

振幅のゲート!3ÜをÈZす ることにより、

10 V

のピークm

(2

×

V

DRV

)

ストレ スを生じ、チップレベルのデバイスのゲートとソー ス端…/に減”されていない発振波形が発生しま す。これはトランジスタの破Àを招くI性がある ため、明らかにQQできません。

幸い、ドライバの’インピーダンスとデバイス の‰有Å3ゲート抵抗によって、ª振r7網には¬

'な減”が^こります。リンギングを^こさずに最

な性を)現するには、r7網を¬'に減”させ

る必があります

(

ζ

= 1)

。これを満たすための条%

は、次式で&えられます。

Re+2

Ǹ

L_G

C_GS (eq. 5)

5常、ゲート!ループの抵抗性インピーダンス

の9

(R

_e

)

は、

eq. 5

で8•される–界抵抗より_き い抵抗Kになります。±X的な3PKにžするゲー ト!波形を

Figure 9

に示します。ここでは、

L

_Gを ゼロから

2 nH

の範™で5させ、k—の波形を発生 させています。

Figure 9. RLC Response to 1 ns Rise and Fall Time Drive Waveform with Typical Component Values

(C_GS = 130 pF; R_e = 6.5 W; L_G = 0 0 2 nH)

Driver Output

CGS Voltage

しかし、やはり現)的なのはゲート!ループの インダクタンスを最小‡に抑えることです。という のは、

L

_GがZすると、

R

_eを_きくして、減”を最

に¢つ必があるからです。結局、 R

と

L

のKが_

きくなり、ゲート!のc度が60して、システム のスイッチング性に影を&えます。

結局、¬'に御された、度なKのゲートイン ダクタンスのçkの悪影は、

2

ナノ秒のe延とゲ ートインダクタンスKに比=する小さなパルス幅歪 みがèZされることです。ドライバのl点から は、’インピーダンスが;常に6いと減”が弱ま り、

GaN

デバイスのゲート極にmmが生じるI

性があるため、極端にピーク流Kのいドライ

バを用してコストを無pにしないことがで す。ハイサイド!アプリケーションについては、š

·の検g(.が残っています。çk®-を>?にす るzは、ドライバr7にフローティング源を 用する必がある点です。これはé用のフローティ ングバイアス源を用して、ハイサイドドライバ に源O給することによって)現できます。この*

9、の な0心(は、バイアス源の巻j/

のQ)を極端に6くすることです。

GaN

スイッチを 用した段では、スイッチノードのdV/dtを;常 にくできます。バイアス源のフローティング巻

jはスイッチノードを準とするため、このい dV/dtがバイアストランスの2つの巻jに直接ÈZさ

れます。スイッチング移¾のトランスのQ)性 流は巻j/Q)に比=するため、このQ)をIな

‡り6減する必があります。これはシグナルイン

テグリティを確¢し、将来的にはEMI®-をr˜す るのに役立ちます。

ハイサイドドライバへの源O給によく用され るもうひとつの方法は、ブートストラップ技で

す。

MOSFET

の!用として、;くの[積5ハーフ ブリッジドライバがあります。ドライバでは、グラ ンド準のoロジック、フローティングセクショ ンと3Üをやりêりするためのレベルシフタ、ハイ サイドドライバ、そして*9によってはブートスト ラップダイオードさえもすべてモノリシックに[積 5され、ؓなソリューションとして提Oされま す。

Figure 10. Discrete Bootstrap Drive for High Side GaN Transistor

VDD

PWM (5V amplitude)

CBST

D S G

Digital Isolator

LDO

5V HS bias rail 5V

GND

CDRV

D

GaNパワーデバイス•けには、|独で!§する`

様の[積5ハーフブリッジドライバはまだo手でき ません。アーキテクチャの_きな相x点のひとつ は、GaNの*9、ローカルのバイアスレギュレータ をドライバのフローティングセクションにëめる必

があることです。これが必な理由は、ブートス

トラップコンデンサのæ端に発生するmが、!§

条%とダイオードの温度によって_きく5するた めです。そのため、フローティングバイアスレール の精度は¢™できません。この理由から、

Figure 10

に示すように、ブートストラップとレギュレーショ ンの機を'Jすることが望ましいといえます。

このソリューションは、krに

400 W

š0の6 レベルでの

500 kHz

など、¾程度のスイッチング˜

波数でGaNデバイスに用できます。ブートストラ ップダイオードは、c、6接9Q)で、スイッチ ング時にæ端にÈZされるいdV/dtにž応できる

´なものを慎に択する必があります。

最後の点として、kWを%える範™のアプ リケーションについて、&では、オフタイム時 にゲートに6いam(−2 V)をÈZすることを検g する必があるかもしれません。この決8はデバイ スとトポロジーの択によって決まります。ハード スイッチングコンバータでは、このamはほとん どの*9¦ですが、ソフトスイッチングあるいは ª振コンバータでは、ドレインmの昇時に意‚

せぬターンオンが^こらないようにするために、必

性がくなります。しかし、オフタイム時にa

のバイアスをÈZすることには±ìがßいます。

第3Š‡での!§でm€0がZするのです。

V

GS

= 0 Vでは、第3Š‡での

!§においては、約

−3 Vのデバイスm€0になるk方、aのバイアス を用いると、このm€0がちょうどaのバイアス 振幅と等しいKだけZします

(

つまり、

V

GS

=

−2 V の*9、

V

DS

=

−5 Vとなる

)

。

トポロジーの選択と応用+野

GaNデバイスと!%が理qできたので、次は GaNパワースイッチに最なトポロジーとアプリケ

ーションに目を•けましょう。·fしたように､GaN 技の欠点のひとつは、アバランシェt)が×るこ とです。このことは、ワーストケースの!§mレ ベルやスイッチング移のオーバーシュートがほぼ

¿想できる5常の条%だけでなく、短絡、om の移、温度5など、あらゆる状況でデバイスの 8格mを%えるmストレスをr˜すべきである ことを意—します。

Figure 11. Fully Clamped Half−bridge Structure D

S G

D S G Power

Rails +

−

CBULK

(energy

storage) Switch

Node CHF

これは

GaN

アプリケーションで

Figure 11

に示すフ ルクランプハーフブリッジ構WがŒまれる最も_き な理由のひとつですが

､çkの

理由ではありませ ん。この構成は、

GaN

デバイスを^こり得るmmか ら¢“するのに最です。íトランジスタは0í トランジスタにžするクランプ機を提Oします。

0íトランジスタにžする最_mストレスは、

_Q)エネルギー‹積コンデンサ

(C

_BULK

)

のæ端 mより約

3 V いmに‡されます。このmºm

は、第

3 Š‡で!§するí GaN

パワートランジスタ の、VGS

= 0 Vで流がソースからドレイン極へ流

れているときのソース−ドレイン端…/のm€0 の結果です。クランプデバイスがGaNトランジスタ のため、クランプ!§は;常にcです。

GaN

の‰

Ÿ導には、

pn

接9や²生成'がわれないことに注 意してください。そのため、ハーフブリッジトポロ ジーにおいて¢“される相š的デバイスのæ端m の‡をeらせるI性がある›r復はUVしませ ん。さらにœ9のよいことは、第3Š‡でŸ導している デバイスから流がY›されるときの‰r復2果 が

､ GaN

ト ラ ン ジ ス タに は“く無い こ と で す 。

MOSFET

アプリケーションでは、これを強’流ボ

ディダイオードとÁびます。パワー

MOSFET

がこの ように!§すると_きな損­が生じ、最終的にデバ イスの故につながるI性があります。ファスト リカバリボディダイオードのオプションがパワー

MOSFET

に導oされ、この®-をG減することがで

きましたが、これらのデバイスでは`kチップサイ ズにžして

R

_DSONが少しくなります。

ハーフブリッジr7に

2

Ðの

GaN

スイッチを用す るï次的な点は、スイッチされた流が流れてい るループ¾の²生インダクタンスが$!的に減少す ることです。このループは、

2

Ðのスイッチと˜

波バイパスコンデンサ

(C

_HF

)

で形成されています。

GaN

トランジスタのパッケージが小4かつ6インダ クタンスなので、ループインダクタンスを最小‡に 抑えるで役に立ち、 成Iな最のスイッチン グ性が得られます。

その結果、

GaN

アプリケーションに最もよく用 されるトポロジーは、mð的にこのハーフブリッジ 構Wです。

Figure 12

から

17

に、これらのトポロジー を[めたものを示します。ハーフブリッジ構Wをƒ

で強hX示しています。

ブリッジレストーテムポールPFC

率š正

(PFC)

アプリケーション•けに最もよく

用される構成は、

Figure 12

に示すブリッジレストー テムポールPFCです。o段のk方のレグ(ハーフブ リッジ)はライン˜波数で!§し、‚示のダイオード やMOSFETとªに構成できます｡もうk方のレグは

˜波で!§し､この˜波数からコンバータの!§˜

波数とブーストインダクタの_きさが決まります。

小4で2率が求められる*9は、このハーフブリ ッジをGaNパワースイッチで構成することが;くな ります。

Figure 12. Bridgeless (Totem−pole) Boost PFC Converter

D S

G

D S

G EMI

filter

このr7はI˜波数のH界導5モードで!§し ます。このモードでは、oインダクタを小さくで きますが、既8の’にžしてはリップル流 がい!§になります。´な御アルゴリズムを 用すれば、cレグはæ方のGaNデバイスでゼロ

mスイッチングを)現できます。小4のインダク

タとソフトスイッチング!§により、コンバータの 損­をやさずに、よりい˜波数で!§し 度を•させることができます。

インダクタのリップル流を6く抑える必があ る*9、このr7を‰8˜波数で!§させ、ブース トインダクタをラインサイクルの_で

CCM

モード

に¢持します。このモードでは、ハードスイッチン グとなり、整流スイッチ

(

正のラインサイクルにおい て0íスイッチはメインスイッチとなり、íスイ ッチは整流†として機

)

は、メインスイッチがター ンオンした:にまだ導5しています。これはボディ ダイオードの強’流を^こすI性があるため、

MOSFET

にとってはŒましくないことです。

GaN

ト ランジスタは‹積bやr復2果の影をcけない ため、いスイッチング˜波数においてもハードス イッチングがIです。

デュアルアクティブブリッジ(DAB)コンバータ

Figure 13

に示す次の=は、デュアルアクティブブ

リッジ

(DAB)

とÁばれるÝ方•コンバータです。こ

れは

2

組のフルブリッジr7を用しており、

GaN

パ ワートランジスタによる度オンボードチャージ ャアプリケーションの最有ñšです。をŸ

する方•によって、どちらかk方のブリッジr7が 御ブリッジまたは整流ブリッジになります。

Figure 13. Dual Active Bridge (DAB) Converter

D S

G

D S

G D S G

D S G D

S G

D S G

D S

G

D S

G

このコンバータはあらゆる導にžして、フル クランプ!§も)現できます。トランスは`Ç巻き 数の巻jが

2

つだけある比i的|純なもので、簡|

に˜波!§•けに最5できます。

Figure 13

には示していませんが、

GaN

ベースの ブリッジソリューションも、

5常 6.5 MHz

および

13 MHz

˜波数範™で!§するため、ワイヤレスó

アプリケーションで;常によく用されています。

これらの˜波数では、

GaN

はシリコンよりも_幅に 2率が•しています。*9によっては、

GaN

の導 oにより、mからóコイルを直接!して¾

/換段を省略できるため、2率を•させ

度を)現できるI性があります。

LLC5振ハーフブリッジコンバータ

Figure 14

はよく知られている

LLC

コンバータで、

k次íにハーフブリッジ構Wを用して、

LLC

ª振 r7網を!します。8常状態の5常!§では、こ のコンバータはk次íのハーフブリッジではゼロ mスイッチング、ä次íの`期整流†ではゼロ流 スイッチングをzいます。シリコン

MOSFET

を用 する*9でも、このコンバータはr7のソフトスイ

ッチングにより、度にい˜波数で2率!§を )zします。

Figure 14. Half−Bridge LLC Resonant Converter

D S

G

D S

G D S G

D S G D

S G

D S G

k次íにGaNデバイスを用し、ä次íはGaNベ ースの`期整流†でšØすると、2率や!§˜波数 をさらに•させ､小45することができます。LLC コンバータがよく用される応用'は、度 源アダプターや_4テレビ画&用などのž4源で す。レベルでは、LLCコンバータはテレコム

•け整流†やサーバ•け源ソリューションでもŒ

まれています。

アクティブクランプフライバックコンバータ

アクティブクランプコンバータは、š·から知ら れていますが､2番目のスイッチ御がより>?にな ることと、|純な従来の構成に比べ¬'に改Yされ なかったため、広くは用されていませんでした。

Figure 15に示すアクティブクランプフライバックコ

ンバータは、GaN技が用Iになってš来、u びŸôを浴びています。

Figure 15. Active Clamp Flyback Converter

D S G

D S G

+

アクティブクランプフライバックは、æ方のデバ イスがoエネルギーの‹積コンデンサとクランプ コンデンサの直Ï接続にクランプされるため、

GaN

のハーフブリッジ構Wにしており理想的です｡

GaN

導は6Q)のため、広範™のomとabに

žして、ゼロmスイッチングをQ易に)zできま す｡ゼロmスイッチングとマッチングしている

GaN

ベースの`期整流†により、!§˜波数は

MHz

レン ジに•します。トランスとコンデンサのサイズ は、このõ的な˜波数の5により_幅に2小で

き、的なコントローラによりGab時の2率

%にž応し、業界標準を満たすことができます。ア クティブクランプフライバックは、度モバ イルチャージャや小4源アダプタ•けでは、Dや 第kñšです。

超高8波5振コンバータ

GaN

技がえられるもうひとつの'はª振 換で、特に

20

〜

100 MHz

の˜波数{Îの*9で す。

Figure 16

に

GaN

アプリケーションにしたトポ ロジーのk=を示します｡これは

DE

級のr7で､

GaN

によって)現できる%c性を活用したものです。

この構成により、

GaN

ハーフブリッジ•けに所望の クランプ!§が得られるため、異常!§状態時にª 振r7において¦I˜のmをcけないようにす ることができます。

Figure 16. Class DE Resonant Inverter D

S G

D S G

Figure 16

の

DE

級インバータは絶sされていません が、r7に絶sトランスを組みBんでオフラインア プリケーションに用することができます。最も普 fしているこのソリューションの応用'は、性

照明アプリケーションです。

9期バックコンバータ

常にö気がい`期バックコンバータを

Figure 17

に示します。

GaN

ハーフブリッジをoエネルギー

‹積コンデンサとàÏにy*することにより、理想

的な!§条%を)現できます。

Figure 17. Synchronous Buck Regulator D

S G

D S G

GaN

•けとして最の˜波`期バックアプリケ ーションは、_きな€m比、つまり;常に6いデュ

ーティ比が必な*9や、オフラインソリューショ ンなど

48 V

šのomの*9です。

9期整流:としてのGaNパワースイッチ

Figure 18

に`期整流†のスイッチをƒで強hX 示しています。

Figure 18. Synchronous Rectification Examples

D S G

D S G

+

D S

G

D S G

D S

G DDGG S S

D S G

D S G

D SG

D S

G

(b) LLC Resonant Half−Bridge with Synchronous Rectifier

(c) Two Switch Forward with Synchronous Rectifier (a) Active Clamp Flyback with Synchronous Rectifier

;くのトポロジーで、`期整流†は所望のؓク ランプr7に9しないため、

GaN

トランジスタに とっては特Rなケースです。それにもかかわらず、

GaN

スイッチは最短のターンオン・ターンオフe延 と最のタイミング精度を)現できるため、`期整 流によく用されます。;くのケースで、c度にž

するニーズがシステムでのオーバーシュートからの ؓな¢“にÄしています。とはいえ、

GaN

スイ ッチはほぼؓなタイミング精度を)現できるた め、`期整流†のmストレスをr˜、あるいは少 なくとも6減するのに役立ちます。

推>レイアウト

GaN

導は、´に用すれば、最cで最 2率を)現する性デバイスです。この技の潜 Vをؓに引き’すには、最のc!3Pを

用し、最のレイアウトをzう必がありま す。_うまでもなく、|層プリント板によるレイ アウトや従来のスルーホール3Pでは、6インダク タンス､cr7手法をサポートできません。

GaN

技には、トランジスタ$のために性パ ッケージングが必であり、これらの%は当社の

において、 GaN

デバイスとªに用するc!3 Pやプリント板に直接影します。ほとんどの*

9、

4

層のファインピッチ

PCB

を用する必があ り、またレイアウト時にž応する必があるキ ーポイントがいくつかあります。デバイスとドライ バに0して、留意すべき点を0に示しま す。

•

oコンデンサと

GaN

スイッチ/のIJを短く

し、直接接続

(

ビアをr˜

)

すること

•

スイッチノードは小さくし、直接接続してvから ø立していること

•

スイッチノードとPGNDは、GaNデバイスの放熱 板として機する ― vの層が]^に0&する*

9はサーマルビアを数;くうこと

•

御3Üとゲート!3Üは短くし、直接接続し て、"さを等しくすること。’パスとリターン パスは 接する層にy*しね9わせること

(

最短IJ

)

もうひとつのな'はグランド系および源 プレーンのÂ*とルーティングです。

4

層板を$

由に用しても、源と3Üのグランドの'J、_

流ループ (DC)

とスイッチング流ループ

(AC)

の特 8と'JはÓ~な§業になります。源プレーンの ルーティングに0するいくつかのキーポイントを次 に示します。

•

3Üプレーンと源のグランドプレーンを'J し､これらを|k点でのみ接続すること

(

スター接

•

続)Iな‡り源ループを最小‡に抑え、源とそ のリターンパスには 接プレーンを用すること

•

3Üには｢チップとバレル｣用テストポイント をけること

Figure 19

に、mo`期バックコンバータの

源プレーンのルーティングを示します。

Figure 19. Power Stage Layout Example この=では、流の流れがどのように最5され ているか、そして):には流は常に`kのÂ*を 流れている(‚の矢È＝フリーホイール状態、ƒの矢 È＝›方•状態)ことを示しています。バックコンバ

ータのスイッチング流ループが、

GaN

パワースイ ッチと左 の˜波バイパスコンデンサの0の小さ な{Îに約されています。´に検gした慎な

結果を Figure 20

に示します。この

1.55 MHz

、

m (

オフライン

)

の`期バックコンバータのスイッ チング波形は理想的なものです。

Figure 20. Waveforms of the Example Circuit 波形の¾で最も注目すべきはスイッチノード波形

(VSW －ピンクのトレース )

です。`期バックr7は スイッチノードにあらゆる種`のリンギングが発生 することでよく知られていますが、デバイスを6イ ンダクタンスのパッケージに)oし、慎に˜波 r7のような

PCB をzい、ゲート!のタイミ

ングを最5することで、リンギングはؓにY›

されました。):、スイッチノード波形は;常にき れいなため、‰Ÿ導におけるハイサイドスイッチæ 端のm€0

(

ゲートのターンオン·

)

がOZされて いることがはっきりわかります。

最後に

度は、D日の源にžする最もな｢ù断

の目–｣あるいは性指数として浮しています。

度には、あらゆるな性属性がëまれる

ため、技新を示すÄれた指標です。度 は、 Pライフサイクル“rにわたって常にコスト

ˆ減にžする影を測8できるため、意—のある経 済的\Kを示úします。

換技はワイドバンドギャップ導の導

oにより、曲点を5mしようとしています。

SiC

および

GaN

技により、パワーコンバータとパワー システムのアーキテクチャ構築に新しい方法がもた らされます。その影は、

IGBT

やバイポーラトラン ジスタの後でパワー

MOSFET

がm›数¬年/にこの 業界を形§ったkのりにÇて、"期/継続する新 的なものになるでしょう。

これらの技はまだ比i的新しいため忍tが必 です。しかし、これらの技が換における 役となるべく、絶えず·していることに注目して ください。

さまざまな用Eに採用が広がるようになるのにß い、源メーカやその<は、Aしい度の 展を期待できます。最_の歩はおそらく

GaN

をベ ースとした換により 成されるでしょう｡

GaN

の時±がÖまります。

A紹û： Laszlo Balogh

は、オン・セミコンダク ターのコーポレートフェローであり、技スタッフ のメンバーで、源、システムエンジニア リング、パワーマネジメント[積r7アーキテクチ ャのF発に

30

年šの経Tを有しています。彼のé

¤的な0心には、スイッチモード換技のあ

らゆるí&がëまれます。年、

Laszlo

はワイドバ ンドギャップ導のエコーシステムと、それらが コンバータトポロジーおよび御アルゴリズムに&

える影に目を•けています。

Laszlo

は、;くのü ý¥文やアプリケーションノートをþ筆しており、

また;数の特Zをê得、’¦しています。彼はš·

の/であるユニトロード、テキサス・インスツ ルメンツ、フェアチャイルド、また最ではオン・

セミコンダクターにおいて、業界をリードする源

セミナーへの§献を5じて、最もよく知られて

いる技のköです。

ON SemiconductorびON SemiconductorのロゴはON SemiconductorというをうSemiconductor Components Industries, LLC しくはその のび/またはの におけるです。ON Semiconductorは、、、トレードシークレット()との に!する"を# します。ON Semiconductorの$%/

の&'!(リストについては、*+のリンクからご-いただけます。www.onsemi.com/site/pdf/Patent−Marking.pdf. ON Semiconductorは./なしで、0123の$%の45を 6うことがあります。ON Semiconductorは、いかなる7の8での$%の&9:について#;しておらず、また、お<=の$%において>?の@'や'からAじたBC、

に、DE、FE、GHなIJなどKLのIJに!して、いかなるBCもMうことはできません。お<=は、ON SemiconductorによってNOされたサポートやアプリケー ションSTのUVにかかわらず、すべてのWX、YZ、[\:の]^あるいは_の`aをbむ、ON Semiconductor$%を'したお<=の$%とアプリケーションについてK LのBCをMうものとします。ON Semiconductorデータシートやd=1にeされるfg:のある「_」パラメータは、アプリケーションによってはkなることもあり、lm の:gもnFのopにより4qするfg:があります。「_」パラメータをbむすべてのrパラメータは、ご'になるアプリケーションに@じて、お<=のstuvw においてxyz;されるようお{い|します。ON Semiconductorは、そのやそのの"の+、いかなるライセンスも}しません。ON Semiconductor$%は、A~

€‚や、いかなるFDA (ƒ%„…%†)クラス3の„‡ˆ‰、FDAがŠ‹しないŒにおいてŽKもしくはのものとyされる„‡ˆ‰、あるいは、‘’への“”を!(

としたˆ‰における•]–%などへの'を—˜した™šはされておらず、また、これらを'!(としておりません。お<=が、このような—˜されたものではない、fさ れていないアプリケーション'にON Semiconductor$%を›œまたは'した9、たとえ、ON Semiconductorがその–%の™šまたは$žにŸしてp があったと¡¢され たとしても、そのような—˜せぬ'、また£fの'にŸ¤した¥¦§から、DE、¨はFEにAじるすべてのクレーム、ª'、IJ、oª、および«¬­®などを、

お<=のBCにおいて¯°をお{いいたします。また、ON Semiconductorとその±²、³²、 、Ÿ¤ 、´µ¶に!して、いかなるIJも·えないものとします。

ON Semiconductorは¸'ˆ ¹§/º»¼½¸'¡です。この¾®は&'されるあらゆるWの!(となっており、いかなる¿WによってもÀÁすることはできません。

PUBLICATION ORDERING INFORMATION

N. American Technical Support: 800−282−9855 Toll Free USA/Canada

Europe, Middle East and Africa Technical Support:

Phone: 421 33 790 2910 LITERATURE FULFILLMENT:

Literature Distribution Center for ON Semiconductor 19521 E. 32nd Pkwy, Aurora, Colorado 80011 USA

Phone: 303−675−2175 or 800−344−3860 Toll Free USA/Canada Fax: 303−675−2176 or 800−344−3867 Toll Free USA/Canada Email: [email protected]

ON Semiconductor Website: www.onsemi.com Order Literature: http://www.onsemi.com/orderlit For additional information, please contact your local Sales Representative