本資料は表記のバージ ョ ンの英語版を翻訳 し た も ので、内容に相違が生 じ る場合には原文を優先 し ます。 資料によ っ ては英語版の更新に対応し ていない ものがあ り ます。 日本 語版は参考用 と し て ご使用の上、 最新情報につ き ま し ては、 必ず最新英語版を ご参照 く だ さ い。
概要
同期読み出 し お よ び EMCCLK (外部マ ス ター コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク ) を使用する UltraScale™ アーキテ ク チ ャ のマ ス タ ー BPI (バ イ ト ペ リ フ ェ ラ ル イ ン ターフ ェ イ ス) コ ン フ ィ ギ ュ レーシ ョ ン モー ド は、 大容量の不揮発性パ ラ レル NOR フ ラ ッ シ ュ ス ト レージ を利用し 、 マ ス ター SPI (シ リ アル ペ リ フ ェ ラ ル イ ン ターフ ェ イ ス) を使用する コ ン フ ィ ギ ュ レーシ ョ ン よ り も コ ン フ ィ ギ ュ レーシ ョ ン時間を短縮で き ます。こ のアプ リ ケーシ ョ ン ノ ー ト では、UltraScale FPGA と パ ラ レル NOR フ ラ ッ シ ュ (BPI フ ラ ッ シ ュ メ モ リ ) の イ ン ターフ ェ イ ス接続、Vivado® Design Suite 2014.4 を使用 し た フ ラ ッ シ ュ のプ ロ グ ラ ム手順、 BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド のプ ロ セ ス について説明 し ます。 こ のアプ リ ケーシ ョ ン ノ ー ト を使用する前に、 FPGA コ ン フ ィ ギ ュ レーシ ョ ンについて説明 し てい る 『UltraScale アーキテ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) [参照 1]、 お よ びデバ イ ス のプ ロ グ ラ ム フ ロ ーについて説明 し てい る 『Vivado Design Suite ユーザー ガ イ ド : プ ロ グ ラ ムお よ びデバ ッ グ』 (UG908) [参照 2] の内容を十分理解 し てい る 必要があ り ます。
は じ めに
UltraScale FPGA は、電源投入時に コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ーム を ロー ド する必要があ り ます。パ ラ レル NOR フ ラ ッ シ ュ は、帯の広い x16 データ バス に よ っ て SPI フ ラ ッ シ ュ メ モ リ よ り も 高速な コ ン フ ィ ギ ュ レーシ ョ ンが可能なた め、 ビ ッ ト ス ト リ ームの格納や送信に最適です。 ラ ン ダ ム ア ク セ ス の不揮発性アプ リ ケーシ ョ ン データ の格納にパ ラ レル NOR フ ラ ッ シ ュ を使用する シ ス テ ムでは、 コ ン フ ィ ギ ュ レーシ ョ ン デー タ を 1 つの メ モ リ デバ イ ス に集約で き る と い う 利点 も あ り ます。 こ のアプ リ ケーシ ョ ン ノ ー ト では、パ ラ レル NOR フ ラ ッ シ ュ を使用 し た 2 つの 一般的なプ ロ グ ラ ム フ ローについて説明 し ます。図1 に、 こ れ ら のフ ローを示 し ます。
• Vivado Design Suite に よ る、 FPGA を介 し て JTAG ケーブルを使用する間接フ ラ ッ シ ュ プ ロ グ ラ ム • パ ラ レル NOR フ ラ ッ シ ュ に格納 さ れた ビ ッ ト ス ト リ ームか ら の FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン
ア プ リ ケーシ ョ ン ノ ー ト : UltraScale FPGA フ ァ ミ リ
XAPP1220 (v1.0) 2014 年 12 月 8 日
UltraScale FPGA の BPI コ ン フ ィ ギ ュ レー
シ ョ ンおよび フ ラ ッ シ ュ プ ログ ラム
著者 : Stephanie Tapp、 Ryan RumseyX-Ref Target - Figure 1
図 1 : BPI コ ン フ ィ ギュ レーシ ョ ンおよび フ ラ ッ シ ュ プ ログ ラ ム フ ロー 'HPRQVWUDWLRQ%RDUG 3DUDOOHO 125 )ODVK
8OWUD6FDOH)3*$
,QGLUHFW)ODVK3URJUDPPLQJYLD)3*$ %3,&RQILJXUDWLRQ)ORZ9LYDGR'HVLJQ6XLWH
;BBUltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ンおよび フ ラ ッ シ ュ プ ログ ラ ム
2 つのフ ローお よび FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン を正常に完了する には、 次の主な手順を実行する必要があ り ま す。
1. FPGA と パ ラ レル NOR フ ラ ッ シ ュ を正 し い方法で接続 し ます。
2. Vivado Design Suite を使用し て ビ ッ ト ス ト リ ーム (.bit) フ ァ イ ルを準備 し ます。 3. Vivado Design Suite を使用し て フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ル (.mcs) を準備 し ます。 4. Vivado Design Suite を使用し て イ ン シ ス テ ムでパ ラ レル NOR フ ラ ッ シ ュ をプ ロ グ ラ ム し ます。
5. パ ラ レル NOR フ ラ ッ シ ュ か ら ターゲ ッ ト FPGA を コ ン フ ィ ギ ュ レーシ ョ ン し ます (電源を入れ直すか、PROGRAM_B をパルスす る)。
こ の ド キ ュ メ ン ト は次の各セ ク シ ョ ンで構成 さ れます。
• 「UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ンおよびフ ラ ッ シ ュ プ ロ グ ラ ム」では、 こ のアプ リ ケーシ ョ ン ノ ー ト の 2 つの基本フ ローについて説明 し ます。
• 「ハー ド ウ ェ ア と 接続」 では、 正 し いハー ド ウ ェ アのセ ッ ト ア ッ プ と FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン ター フ ェ イ ス の接続について詳 し く 説明 し ます。
• 「BPI コ ン フ ィ ギ ュ レーシ ョ ンのフ ァ イ ル生成」では、FPGA のビ ッ ト ス ト リ ーム フ ァ イ ル と パ ラ レル NOR フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルの生成に必要な手順 と オプシ ョ ンについて説明し ます。 • 16 ページの 「パ ラ レル NOR フ ラ ッ シ ュ の間接プ ロ グ ラ ム」では、 パ ラ レル NOR フ ラ ッ シ ュ のプ ロ グ ラ ム手順につい て説明 し ます。 • 「BPI コ ン フ ィ ギ ュ レーシ ョ ンのシーケ ン ス」 では、 同期読み出 し を使用す る BPI コ ン フ ィ ギ ュ レーシ ョ ン プ ロ セ ス と コ ン フ ィ ギ ュ レーシ ョ ン時間の概算について説明 し ます。 • 「 コ ン フ ィ ギ ュ レーシ ョ ン時間」には、所定の FPGA およびコ ン フ ィ ギ ュ レーシ ョ ン周波数での コ ン フ ィ ギ ュ レーシ ョ ン時間の概算に必要な詳細情報が記載 さ れてい ます。 • 「デバ ッ グ ガ イ ダ ン ス」 では、BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド で よ く 発生する問題を回避する ための主要な ヒ ン ト を ま と めてい ます。
UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ンおよび フ ラ ッ
シ ュ プ ログ ラム
コ ン フ ィ ギ ュ レーシ ョ ン と は、 フ ラ ッ シ ュ デバ イ ス ま たはマ イ ク ロ プ ロ セ ッ サな どの外部 ソ ース を使用し て、 FPGA に コ ン フ ィ ギ ュ レーシ ョ ン デー タ を ダ ウ ン ロー ド する プ ロ セ ス です。BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド では、パ ラ レル NOR フ ラ ッ シ ュ のア ド レ ス信号、x16 ま たは x8 デー タ バス信号、 制御信号に直接 FPGA を接続 し て、 格納 さ れてい る ビ ッ ト ス ト リ ーム を読み出す こ と がで き ま す。UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス は、 2 つの フ ラ ッ シ ュ 読み出 し オプシ ョ ン (非同期ま たは同期) と 2 つの コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク オプシ ョ ン (内部 コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (CCLK) ま たは外部マ ス ター コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (EMCCLK)) をサポー ト し ます。 こ のアプ リ ケーシ ョ ン ノ ー ト では、 同期読み出 し オプシ ョ ン と EMCCLK の例を示 し ます。 こ のモー ド では、 非同期読み 出 し と CCLK を組み合わせ る よ り も は る かに高速に コ ン フ ィ ギ ュ レーシ ョ ン デー タ を送信で き ます。 コ ン フ ィ ギ ュ レー シ ョ ン時間の概算については、23 ページの 「コ ン フ ィ ギ ュ レーシ ョ ン時間」 を参照 し て く だ さ い。
Vivado Design Suite は、 パ ラ レル NOR フ ラ ッ シ ュ と FPGA 間の既存の コ ン フ ィ ギ ュ レーシ ョ ン接続を使用 し て、 パ ラ レル NOR フ ラ ッ シ ュ を イ ン シ ス テ ムで間接的にプ ロ グ ラ ムする機能を備えてい ます。 こ の機能は、 事前に作成 し た ビ ッ ト ス ト
リ ーム を使用 し 、JTAG を介 し て FPGA を コ ン フ ィ ギ ュ レーシ ョ ン し ます。 ビ ッ ト ス ト リ ームは、 JTAG プ ロ グ ラ ミ ン グ ケーブル と パ ラ レル NOR フ ラ ッ シ ュ イ ン ターフ ェ イ ス間の FPGA を介 し たパス を実現 し ます。 Vivado ツールの イ ン シ ス テ ム プ ロ グ ラ ム機能は、 プ ロ ト タ イ プ段階におけ る反復作業を要するデザ イ ンのテ ス ト やデバ ッ グ を可能に し ますが、 量 産品のプ ロ グ ラ ム を目的 と す る も のではあ り ません。 量産品のプ ロ グ ラ ムには、BPM Microsystems 社や Data I/O 社な どの ベン ダーが提供す る プ ロ グ ラ マ向け ソ リ ュ ーシ ョ ン を使用 し て く だ さ い。
ハー ド ウ ェ ア と 接続
パラ レル NOR フ ラ ッ シ ュの選択
パ ラ レル NOR フ ラ ッ シ ュ デバ イ ス を選択する際は、 アプ リ ケーシ ョ ンで必要な格納容量、 ボー ド の スペース要件に合っ たパ ッ ケージ タ イ プ、 コ ン フ ィ ギ ュ レーシ ョ ン時間に応 じ たデー タ バス幅、 フ ラ ッ シ ュ の I/O 電圧範囲な ど、 コ ン フ ィ ギ ュ レーシ ョ ン ソ ース に関する い く つかの要素を考慮する必要があ り ます。詳細は、『UltraScale アーキテ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) [参照 1] を参照 し て く だ さ い。 サポー ト し てい る フ ラ ッ シ ュ デバ イ ス の リ ス ト は、 『Vivado Design Suite ユーザー ガ イ ド : プ ロ グ ラ ムおよびデバ ッ グ』 (UG908) [参照 2] を参照 し て く だ さ い。こ のアプ リ ケーシ ョ ン ノ ー ト では、 最 も 高速な コ ン フ ィ ギ ュ レーシ ョ ンが可能で、 必要な集積度を備えた、 Micron 28F00AG18F (MT28GU01GAAA1E) フ ラ ッ シ ュ を使用し ます。
ハー ド ウ ェ ア と 接続
次のハー ド ウ ェ ア を使用 し て、UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン (同期読み出し と EMCCLK を使用) および フ ラ ッ シ ュ のプ ロ グ ラ ムについて説明 し ます。
• Virtex® UltraScale XCVU095
• Micron パ ラ レル NOR フ ラ ッ シ ュ 28F00AG18F (MT28GU01GAAA1E)
• Digilent USB ケーブルま たはザ イ リ ン ク ス プ ラ ッ ト フ ォーム ケーブル USB (サポー ト し てい る ケーブルの リ ス ト は、 『Vivado Design Suite ユーザー ガ イ ド : プ ロ グ ラ ムおよびデバ ッ グ』 (UG908) を参照 [参照 2])
注記 : Micron パ ラ レル NOR フ ラ ッ シ ュ 28F00AG18F の製品名は、 MT28GU01GAAA1E に変更 さ れま し た。 フ ラ ッ シ ュ デ バ イ ス の機能に変更はあ り ませんが、 ア ド レ ス信号名が変更 さ れてい ます。 こ こ では、28F00AG18F の信号名を使用 し て い ます。
パラ レル NOR フ ラ ッ シ ュ接続の基本
図2 に、FPGA と Micron パ ラ レル フ ラ ッ シ ュ デバ イ ス間に EMCCLK イ ン ターフ ェ イ ス を使用する BPI コ ン フ ィ ギ ュ レー シ ョ ンに関連す る 信号を示 し ます。表1 で、 各信号について説明 し ます。 こ のアプ リ ケーシ ョ ン ノ ー ト で説明する Micron パ ラ レル NOR フ ラ ッ シ ュ は、 16 ビ ッ ト データ バス、 26 ビ ッ ト ア ド レ ス バス、 および制御信号を使用し ます。
注記 : RS[1:0] お よび EMCCLK 信号は、 オプシ ョ ンの高度な機能です。
X-Ref Target - Figure 2
図 2 : パラ レル NOR フ ラ ッ シ ュ と FPGA の基本的な接続 0DVWHU'HYLFH 6ODYH'HYLFH 8OWUD6FDOH)3*$ ;&98 )2(B% ):(B% )&6B% $'9B% $> @ '> @ ,1,7B% &&/. 56> @ (0&&/. 3DUDOOHO125 )ODVK )$*) 2( :( &( $'9 $> @ '4> @ 567 &/. ([WHUQDO 2VFLOODWRU ;BB
ハー ド ウ ェ ア と 接続
BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ー フ ェ イ ス
図3 に、 BPI コ ン フ ィ ギ ュ レーシ ョ ンに関連する UltraScale FPGA のピ ン を示 し ます。
表1 に、 BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン ターフ ェ イ ス信号の機能の説明を示 し ます。 ピ ンの定義の詳細は、 『UltraScale アーキ テ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570、 表 1～6 : コ ン フ ィ ギ ュ レーシ ョ ン ピ ンの定義) [参 照1] および Micron 社の 28F00AG18F フ ラ ッ シ ュ デー タ シー ト [参照 3] を参照し て く だ さ い。
X-Ref Target - Figure 3
図 3 : マス タ ー BPI コ ン フ ィ ギュ レーシ ョ ン モー ド イ ン タ ー フ ェ イ ス
表 1 : UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン信号の説明
UltraScale FPGA ピ ン名 方向 説明
A[28:00] 出力
ア ド レ ス バス – パ ラ レル NOR (BPI) フ ラ ッ シ ュ メ モ リ への出力ア ド レ ス です。 A00 がア ド レ ス の最下位ビ ッ ト です。 FPGA の A[28:00] ピ ン を、 パ ラ レル NOR フ ラ ッ シ ュ のア ド レ ス ピ ンに接続 し ます。 FPGA の A00 ピ ン を、 使用するデー タ バ ス幅に対応す る フ ラ ッ シ ュ の最下位ビ ッ ト の入力ア ド レ ス ピ ンに接続 し ます。パ ラ レル NOR フ ラ ッ シ ュおよび使用するデータ バス幅に応じ て、フ ラ ッ シ ュ の最下位ア ド レ ス ビ ッ ト は A1、 A0、 A-1 のいずれか と な り ます。 パ ラ レ ル NOR フ ラ ッ シ ュ のア ド レ ス バス幅よ り 上位のア ド レ ス ピ ンは接続 し ないで く だ さ い。 RS[1:0] 出力 リ ビ ジ ョ ン セ レ ク ト – 複数ビ ッ ト ス ト リ ームのアプ リ ケーシ ョ ンで リ ビ ジ ョ ン の選択に使用 さ れ、 フ ォールバ ッ ク 機能を提供 し ます。 コ ン フ ィ ギ ュ レーシ ョ ン エ ラ ーを検出し た場合は Low に駆動 さ れ、 フ ォールバ ッ ク ビ ッ ト ス ト リ ー ムが読み込みまれます。 リ ビ ジ ョ ン管理の詳細は、 『UltraScale アーキテ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) [参照 1] を参照 し て く だ さ い。 コ ン フ ィ ギ ュ レ ーシ ョ ン ク ロ ッ ク – JTAG を除 く すべての コ ン フ ィ ギ ュ レ ー シ ョ ン モー ド では、こ の信号をデフ ォル ト の コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク ソ ース と し て使用 し ます。 マ ス タ ー BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド では、 CCLK は出力 と な り ます。 BPI の非同期読み出 し モー ド 中は、 CCLK はパ ラ レ ;BB (0&&/. 352*5$0B% 38'&B% ,1,7B% '> @ 0> @ $> @ 56> @ &&/. )&6B% )2(B% ):(B% '21( $'9B% 325B29(55,'( 9%$77 &)*%96
ハー ド ウ ェ ア と 接続
FOE_B 出力 フ ラ ッ シ ュ 出力 イ ネーブル (BAR) – ア ク テ ィ ブ Low のフ ラ ッ シ ュ出力 イ ネーブ ルです。 コ ン フ ィ ギ ュ レーシ ョ ン中はア ク テ ィ ブに ト グル さ れます。 FWE_B 出力 フ ラ ッ シ ュ 書 き 込み イ ネーブル (BAR) – コ ン フ ィ ギ ュ レーシ ョ ン中はア ク テ ィ ブに ト グル さ れます。 DONE 双方向 完了 – DONE ピ ンが High にな る と 、 コ ン フ ィ ギ ュ レーシ ョ ン シーケ ン ス が完 了 し た こ と を表 し ます。デフ ォ ル ト では、DONE 出力はオープン ド レ イ ンです。 注記 : DONE ピ ンは、 デフ ォル ト では約 10Ω の内部プルア ッ プ抵抗を備えてい ます。 必須ではあ り ませんが、 外部 330Ω 抵抗回路の使用を推奨し ます。 ADV_B 出力
ア ド レ ス有効 (BAR) – ア ク テ ィ ブ Low のア ド レ ス有効出力です。 マ ス ター BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド の同期読み出 し オプシ ョ ンで使用 し ます。 同期 読み出 し モー ド 時に、 ア ド レ ス が有効であ る こ と を伝え る ために必要な信号で す。 非同期読み出 し モー ド の場合は、Low 駆動する必要があ り ます。 M[2:0] 入力 コ ン フ ィ ギ ュ レーシ ョ ン モー ド – コ ン フ ィ ギ ュ レーシ ョ ン モー ド を決定す る モー ド ピ ンです。 M[2:0] = 010 の場合、 マ ス ター BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド にな り ます。 D[15:00] 双方向 デー タ バス – こ の 16 ビ ッ ト データ バスは、 FPGA CCLK の立ち上が り エ ッ ジ でサンプル さ れます。こ のバ ス でデー タ が フ ラ ッ シ ュ か ら 読み出 さ れ、コ ン フ ィ ギ ュ レ ーシ ョ ン コ ン ト ロ ー ラ ーか ら 同期読み出 し コ マ ン ド が発行 さ れた場合 には、 こ のバ ス に フ ラ ッ シ ュ の読み出 し コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タへの 書 き 込み コ マ ン ド が送信 さ れます。FPGA は、 D[07:00] (x8 バス幅) のみが使用 さ れ る か、 よ り 幅広い (x16) データ バス幅が使用 さ れ る かを判断する自動検出 パ タ ーン を検出す る ための D[07:00] をモニ ター し ます。データ バス と し て使用 す る ピ ン を、 パ ラ レ ル NOR フ ラ ッ シ ュ の対応するデータ ピ ンに接続 し て く だ さ い。 INIT_B 双方向
初期化 (BAR) – こ の信号は Low 駆動 し、FPGA が コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ を初期化 ( ク リ ア) 中であ る こ と を示 し ます。モー ド ピ ンのサンプル前はオー プ ン ド レ イ ンのア ク テ ィ ブ Low 入力 と な り 、 Low に保持す る こ と で コ ン フ ィ ギ ュ レ ーシ ョ ン の開始 を遅 ら せ る こ と がで き ま す。 モー ド ピ ン のサ ン プル後 は、 コ ン フ ィ ギ ュ レーシ ョ ン中の CRC エ ラ ー、 ま たは コ ン フ ィ ギ ュ レーシ ョ ン 後の リ ー ド バ ッ ク CRC エ ラ ー ( リ ー ド バ ッ ク CRC が有効の場合) を INIT_B 出 力で示 し ます。
0 = CRC エ ラ ー /IDCODE エ ラ ー (DONE が Low)、 ま たは リ ー ド バ ッ ク CRC エ ラ ー (DONE が High で リ ー ド バ ッ ク CRC が有効) 1 = CRC エ ラ ーな し 、 初期化完了 PUDC_B 入力 コ ン フ ィ ギ ュ レーシ ョ ン中のプルア ッ プ (BAR) – こ のア ク テ ィ ブ Low 入力は、 電源投入後お よ び コ ン フ ィ ギ ュ レーシ ョ ン中に SelectIO™ ピ ンの内部プルア ッ プ レ ジ ス タ を有効に し ます。 0 = 内部プルア ッ プ抵抗は有効 1 = 内部プルア ッ プ抵抗は無効
PROGRAM_B 入力 プ ロ グ ラ ム (BAR) – ア ク テ ィ ブ Low の非同期フルチ ッ プ リ セ ッ ト です。
EMCCLK 入力 外部マ ス タ ー コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク – EMCCLK コ マン ド がビ ッ ト ス ト リ ーム ヘ ッ ダーか ら 読み出 さ れ る と 、 こ の入力に外部 ク ロ ッ ク が供給 さ れ、FPGA コ ン フ ィ ギ ュ レーシ ョ ン コ ン ト ロー ラ ーが CCLK (内部コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク ) ではな く 、 こ の ク ロ ッ ク を使用する よ う に切 り 替わ り ま す。EMCCLK を使用する場合、 外部オシ レーターに よ っ て偏差が決定 さ れ る た め、 コ ン フ ィ ギ ュ レーシ ョ ン時間が よ り 正確に予測で き ます。 VBATT N/A バ ッ テ リ バ ッ ク ア ッ プ電源 – AES 復号化用キーを格納する FPGA の内部揮発性 メ モ リ 用電源です。 復号化キーを使用せず、 揮発性 メ モ リ へのバ ッ ク ア ッ プ電 源が不要な場合は、 こ の ピ ン を GND ま たは VCCAUX に接続 し て く だ さ い。 表 1 : UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン信号の説明 (続き)
ハー ド ウ ェ ア と 接続 POR_OVERRIDE 入力 パ ワ ー オン リ セ ッ ト オーバー ラ イ ド – データ シー ト に指定 さ れた、 電源投入 か ら INIT_B の立ち上が り ま での TPOR 時間を短縮 し ます。 起動時間を短縮す る 必要があ る 場合、コ ン フ ィ ギ ュ レーシ ョ ン データ ソ ース の電源投入の タ イ ミ ン グが許せば、こ の ピ ン を VCCINT に直接接続 し て T POR 時間を短縮で き ます。 標準の POR 遅延で よ ければ、 GND に接続し ます。 注意 : コ ン フ ィ ギ ュ レーシ ョ ン前お よ び コ ン フ ィ ギ ュ レーシ ョ ン中は、 こ の ピ ン を フ ロ ー ト に し ないで く だ さ い。 必ず VCCINT ま たは GND に接続 し て く だ さ い。VCCO_0 には接続し ないで く だ さ い。 CFGBVS 入力 コ ン フ ィ ギ ュ レーシ ョ ン バン ク 電圧の選択 – すべての UltraScale デバ イ ス の専 用バン ク 0 と 、 コ ン フ ィ ギ ュ レーシ ョ ン中のバン ク 65 の動作電圧を選択 し ま す。CFGBVS はバン ク 電圧の要件に従っ て High ま たは Low に接続 し て く だ さ い。 バン ク 0 の VCCO_0 電源が 2.5V ま たは 3.3V で供給 さ れる場合、 こ のピ ン は High に接続 (VCCO_0 に接続) し なければな り ません。 バン ク 0 の VCCO_0 が 1.8V 以下の場合にのみ、 Low に接続 (GND に接続) し ます。 バン ク 65 はバ ン ク 0 と 同 じ電圧にする必要があ り ます。
注意 : デバ イ ス の損傷を防ぐ ため、 こ のピ ンは必ず VCCO_0 ま たは GND のい ずれかに正 し く 接続 し て く だ さ い。
表 1 : UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン信号の説明 (続き)
ハー ド ウ ェ ア と 接続 図4 に、 x16 同期読み出 し モー ド に必要な マ ス タ ー BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン タ ーフ ェ イ ス の接続を示 し ま す。 Vivado ツールのフ ラ ッ シ ュ プ ロ グ ラ ム機能をサポー ト する、 JTAG ポー ト 信号接続 も 図中に含まれてい ます。 図4 について説明 し ます。 1. こ の例では、 バン ク 0 と バン ク 65 が 1.8V に設定 さ れてい る ため、 CFGBVS はグ ラ ン ド に接続 さ れます。 2.5V ま たは 3.3V を使用するデザ イ ンでは、 こ のピ ン を High にする必要があ り ます。詳細は、『UltraScale アーキテ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) [参照 1] を参照 し て く だ さ い 。
2. Vivado ツールのフ ラ ッ シ ュ プ ロ グ ラ ム機能には、 UltraScale FPGA の JTAG 信号 (TCK、 TMS、 TDI、 TCK) が必要で す。JTAG イ ン ターフ ェ イ スは、 数多 く のアプ リ ケーシ ョ ン セ ッ ト ア ッ プで広 く 使用 さ れるデバ ッ グ イ ン ターフ ェ イ ス で も あ り ます。 フ ラ ッ シ ュ を間接的にプ ロ グ ラ ムす る 手順については、16 ページの 「パ ラ レル NOR フ ラ ッ シ ュ の 間接プ ロ グ ラ ム」 を参照 し て く だ さ い。 3. EMCCLK の最大周波数は、 ターゲ ッ ト と な る フ ラ ッ シ ュおよび FPGA に よ っ て異な り ます。特定のセ ッ ト ア ッ プの最 大周波数を確認す る 場合は、23 ページの 「コ ン フ ィ ギ ュ レーシ ョ ン時間」 を参照 し て く だ さ い。 4. RS[1:0] は、 リ ビ ジ ョ ン管理用のオプシ ョ ン ピ ンです。 リ ビ ジ ョ ン管理が必要なアプ リ ケーシ ョ ンでは、 FPGA の RS[1:0] ピ ン を フ ラ ッ シ ュ の上位 2 本のア ド レ ス ピ ンに接続 し ます。
X-Ref Target - Figure 4
図 4 : マス タ ー BPI コ ン フ ィ ギュ レーシ ョ ン x16 モー ド の例
8OWUD6FDOH
)3*$
;&98
0LFURQ )$*) ;LOLQ[SLQ-7$* 5LEERQ&DEOH+HDGHU 9&&$8; 9 352*5$0B% 0RGH 0DVWHU%3, ,1,7B% &&/. ):(B% 0 ,((( -7$*3RUW 0 0 9 9&&2B '21( 9%$77 )2(B% 56 56 *1' )&6B% 9&&4 95() 9 706 7&. 7'2 7', 1& 1& *1' 706 7&. 7'2 7', 38'&B% $> @ $> @ :( 567 :$,7 &/. 9&&,17 9 9 9 9&&2B 9 $'9 2( &( 352*5$0B% '4> @ '> @ N˖ N˖ :3 9 N˖ N˖ N˖ N ˖ ˖ (0&&/. 1& 325B29(55,'( '> @ &)*%96 %DQN %DQN N˖ $'9B% 2SWLRQDO 2VFLOODWRU ;BB 9 9&& 9BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
5. UltraScale FPGA の VCCO_0 電源電圧は、 パ ラ レル フ ラ ッ シ ュ の VCCQ と 合わせる必要があ り ます。
6. フ ラ ッ シ ュ の間接プ ロ グ ラ ムおよ びコ ン フ ィ ギ ュ レーシ ョ ン を実行する には、Micron 28F00AG18F の Write Protect (/WP) 信号 と Wait 信号を適切に接続する必要があ り ます。
7. 同期読み出 し を使用す る BPI コ ン フ ィ ギ ュ レーシ ョ ンには、 Micron 28F00AG18F の WAIT 信号は不要です。 ただ し、 同期読み出 し モー ド での コ ン フ ィ ギ ュ レーシ ョ ン後にパ ラ レル NOR のユーザー データへア ク セ スする場合は、WAIT 信号を FPGA の I/O に接続で き ます。
BPI コ ン フ ィ ギ ュ レーシ ョ ンのフ ァ イル生成
Vivado Design Suite を使用し て UltraScale FPGA のビ ッ ト ス ト リ ーム と フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルを作成 し、パ ラ レ ル NOR フ ラ ッ シ ュ デバ イ ス を間接的にプ ロ グ ラ ム し ます。 BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド 用に適切な フ ァ イ ルを生 成す る には、 特殊なオプシ ョ ン設定が必要です。 図5 に、 フ ラ ッ シ ュ の間接プ ロ グ ラ ムに必要な Vivado ツール フ ローの概要を示 し ます。 こ のセ ク シ ョ ンで説明する主な 手順は次の と お り です。 • BPI コ ン フ ィ ギ ュ レーシ ョ ンに必要なデザ イ ン制約 • デザ イ ンの イ ンプ リ メ ン ト 後に write_bitstream でビ ッ ト ス ト リ ーム を生成する • write_cfgmem でビ ッ ト ス ト リ ーム を含むフ ラ ッ シ ュ プ ロ グ ラ ム フ ァ イ ルを作成する • Vivado ハー ド ウ ェ ア マネージ ャーがフ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルを使用 し てパ ラ レル NOR フ ラ ッ シ ュ を間接 的にプ ロ グ ラ ムす る
BPI コ ン フ ィ ギ ュ レーシ ョ ンに必要なデザイ ン制約
Vivado Design Suite でデザ イ ンの合成 と イ ンプ リ メ ン ト を実行する前に、BPI コ ン フ ィ ギ ュ レーシ ョ ンの主要な制約を XDC フ ァ イ ルに定義 し てお く こ と を推奨 し ます。BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド の重要な制約を次に示 し ます。 こ のアプ
リ ケーシ ョ ン ノ ー ト で使用する オプシ ョ ンについて も 説明し ます。 set_property CONFIG_VOLTAGE 1.8 [current_design] set_property CFGBVS GND [current_design]
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN DIV-1 [current_design] set_property BITSTREAM.CONFIG.BPI_SYNC_MODE TYPE1 [current_design] set_property CONFIG_MODE BPI16 [current_design]
BPI コ ン フ ィ ギ ュ レーシ ョ ンの EMCCLK オプシ ョ ン を使用する アプ リ ケーシ ョ ンでは、 EMCCLK 多目的ピ ンの電圧が定 義 さ れてい る 必要があ り ます。EMCCLK を有効にする には、多目的ピ ンの電圧を定義する CONFIG_VOLTAGE プ ロ パテ ィ が必要です。
X-Ref Target - Figure 5
図 5 : Vivado Design Suite ツールのフ ロー
'HVLJQ(QWU\ 5XQ6\QWKHVLV 5XQ ,PSOHPHQWDWLRQ *HQHUDWH %LWVWUHDP ZULWHBELWVWUHDP )ODVK 3URJUDPPLQJ )LOH*HQHUDWLRQ ZULWHBFIJPHP 'RZQORDGWR ;LOLQ['HYLFHRU 3URJUDP)ODVK 9LYDGR+DUGZDUH 0DQDJHU ;BB
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成 こ の例に示す よ う にバ ン ク 0 が 1.8V で動作す る には、 コ ン フ ィ ギ ュ レーシ ョ ン バン ク 電圧セ レ ク ト (CFGBVS) ピ ン が GND に接続 さ れてい る 必要があ り ま す。 CFGBVS の詳細は、 『UltraScale アーキ テ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユー ザー ガ イ ド 』 (UG570) [参照 1] を参照 し て く だ さ い。CFGBVS ピ ン を GND に接続する には、CFGBVS プ ロ パテ ィ を使用 し ます。 ビ ッ ト ス ト リ ームのサ イ ズは、 圧縮オプシ ョ ン を用いて縮小で き ます。 圧縮率はデザ イ ンに よ っ て異な る ため、 保証 さ れ てい ません。 し か し 、 ビ ッ ト ス ト リ ーム のサ イ ズ を縮小す る と 、 パ ラ レ ル NOR フ ラ ッ シ ュ のプ ロ グ ラ ム時間が短縮 さ れ ます。BITSTREAM.GENERAL.COMPRESS プ ロ パテ ィ を TRUE に設定し ます。 EMCCLK を使用する場合は、 コ ン フ ィ ギ ュ レーシ ョ ン プ ロ パテ ィ を設定 し て EMCCLK を有効にする必要があ り ます。 プ ロ パテ ィ BITSTREAM.CONFIG.EXTMASTERCCLK_EN を使用 し ます。 こ の例では EMCCLK の分割は不要なため、 こ のプ ロ パテ ィ は DIV–1 に設定 さ れてい ます。 最後に、 コ ン フ ィ ギ ュ レーシ ョ ン時間の短縮のために同期読み出 し を使用す る 場合は、 プ ロ パテ ィ BITSTREAM.CONFIG.BPI_SYNC_MODE を設定する必要があ り ます。 こ の例では、 こ のプ ロ パテ ィ は 28F00AG18F フ ラ ッ シ ュ を表す TYPE1 に設定 さ れます。
BPI コ ン フ ィ ギ ュ レーシ ョ ン用のビ ッ ト ス ト リ ーム
こ のセ ク シ ョ ン では、Vivado ツールを使用 し て、 イ ンプ リ メ ン ト 済みのデザ イ ンか ら BPI コ ン フ ィ ギ ュ レーシ ョ ン用の ビ ッ ト ス ト リ ーム を生成す る 方法を例示 し ます。 次の 2 つのビ ッ ト ス ト リ ーム生成手法について後続のセ ク シ ョ ンで説明 し ます。 • Vivado 統合設計環境 (IDE) フ ロー (プ ロ ジ ェ ク ト モー ド ) を使用する • Vivado IDE Tcl コ ン ソ ール (プ ロ ジ ェ ク ト モー ド ) ま たは Tcl シ ェル (非プ ロ ジ ェ ク ト モー ド ) を使用する それぞれの手法は、 互いに独立 し て実行で き ます。 こ れ ら の推奨ビ ッ ト ス ト リ ーム オプシ ョ ンの詳細は、 『Vivado Design Suite ユーザー ガ イ ド : プ ロ グ ラ ムおよびデバ ッ グ』 (UG908) [参照 2] を参照 し て く だ さ い。Vivado IDE を使用 し た ビ ッ ト ス ト リ ーム生成の例
ビ ッ ト ス ト リ ームは、Vivado IDE の [Generate Bitstream] フ ロ ーか ら 生成で き ます。 BPI コ ン フ ィ ギ ュ レーシ ョ ン をサポー ト す る よ う に、 デフ ォ ル ト のビ ッ ト ス ト リ ームの設定の一部を変更す る 必要があ り ます。「BPI コ ン フ ィ ギ ュ レーシ ョ ンに
必要なデザ イ ン制約」 で説明 し た よ う に、 デザ イ ン を合成する前に、 XDC フ ァ イ ル内のビ ッ ト ス ト リ ーム プ ロ パテ ィ を変
更す る こ と を推奨 し ます。合成前の編集が完了 し た ら 、Vivado Design Suite の Flow Navigator の下にあ る [Generate Bitstream] を ク リ ッ ク し ます。
その他に、 タ ーゲ ッ ト と な る BPI コ ン フ ィ ギ ュ レーシ ョ ンに合わせて既存のデザ イ ン を変更する必要があ る場合は、 [Edit Device Properties] ダ イ ア ロ グ ボ ッ ク ス でプ ロ パテ ィ を設定で き ます。 こ れには、 Vivado IDE でプ ロ ジ ェ ク ト を開き、 次の 手順に従い ます。
1. Flow Navigator でビ ッ ト ス ト リ ームの設定を変更する には、図6 に示すよ う に、 [Program and Debug] の下にあ る [Bitstream Settings] を ク リ ッ ク し ます。
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
X-Ref Target - Figure 6
図 6 : Flow Navigator ビ ュ ー ;BB
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
2. 図7 に示すよ う に、[Project Settings] で [Configure additional bitstream settings] リ ン ク を使用し てデバ イ ス コ ン フ ィ ギ ュ レーシ ョ ン ビ ッ ト ス ト リ ームの設定を編集 し ます。 こ の リ ン ク は、 プ ロ ジ ェ ク ト で合成済みま たは イ ンプ リ メ ン ト 済 みのデザ イ ンが開かれてい る 場合にのみ利用可能です。
X-Ref Target - Figure 7
図 7 : [Project Settings] の [Bitstream] ビ ュ ー
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
3. 図8 の左側に示 し た [General] で、[Enable Bitstream Compression] を [TRUE] に設定 し、全般的なプ ロ グ ラ ム時間 と コ ン フ ィ ギ ュ レーシ ョ ン時間を短縮 し ます。 こ の設定はオプシ ョ ン であ り 、 コ ン フ ィ ギ ュ レーシ ョ ン時間の短縮を保証す る も のではあ り ません。
4. [Configuration] では、図9 に示すよ う にオプシ ョ ン を選択 し て、 外部コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク (EMCCLK) を 使用す る 同期読み出 し モー ド の BPI コ ン フ ィ ギ ュ レーシ ョ ン用にビ ッ ト ス ト リ ーム を生成 し ます。
[Configuration Setup] で、 次の よ う に設定 し ます。
a. [Enable external configuration clock and set divide value] を [DIV-1] に設定 し ます。 b. [Configuration Voltage] を [1.8] に設定 し ます。
c. [Configuration Bank Voltage Selection] を [GND] に設定 し ます。
こ れ ら の設定に よ り 、 こ の例で求め ら れてい る よ う に コ ン フ ィ ギ ュ レーシ ョ ン バン ク に 1.8V が使用 さ れます。 [BPI Configuration] で、 次の よ う に設定 し ます。
X-Ref Target - Figure 8
図 8 : コ ン フ ィ ギュ レーシ ョ ン ビ ッ ト ス ト リ ーム設定の [General] オプシ ョ ン
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
X-Ref Target - Figure 9
図 9 : コ ン フ ィ ギュ レーシ ョ ン ビ ッ ト ス ト リ ーム設定の [Configuration] オプシ ョ ン
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
5. 図10 に示すよ う に、 [Configuration Modes] で [Master BPI-Up x16] がオンにな っ てい る こ と を確認 し ます。
プ ロ パテ ィ の編集が完了 し た ら 、[File] → [Save Constraints] を ク リ ッ ク し て制約を保存し ます。 こ れで、 ターゲ ッ ト と な る 制約フ ァ イ ルにプ ロ パテ ィ が書 き 込まれます。 イ ンプ リ メ ン テーシ ョ ン を実行す る 前に、 合成済みのデザ イ ン内 でデバ イ ス コ ン フ ィ ギ ュ レーシ ョ ン プ ロ パテ ィ を変更する こ と を推奨 し ます。
制約フ ァ イ ルの保存後に、 合成済みのデザ イ ンが古 く な る こ と があ り ます。 再合成を実行す る 代わ り に、[Vivado tool] ビ ュ ーの最下部に あ る [Design Runs] タ ブ を開 き、 現在の合成の実行 (た と えば、 synth_1) を右 ク リ ッ ク し て、 [Force Up-To-Date] を ク リ ッ ク し ます。
6. 制約を保存 し た後、 デザ イ ンのビ ッ ト ス ト リ ーム を生成 し ます。Flow Navigator の [Program and Debug] の下にあ る [Generate Bitstream] を ク リ ッ ク する か、 [Flow] → [Generate Bitstream] を ク リ ッ ク し ます。 作成 さ れた ビ ッ ト ス ト リ ー ムは、 デフ ォ ル ト で次の場所に置かれます。
<Project_Dir>\Project_Name.runs\impl_1\
注記 : こ のアプ リ ケーシ ョ ン ノ ー ト では、 Vivado プ ロ ジ ェ ク ト のサブフ ォルダー デ ィ レ ク ト リ の位置を <Project_Dir> で表 し ます。
X-Ref Target - Figure 10
図 10 : [Master BPI-Up x16] オプシ ョ ン
BPI コ ン フ ィ ギ ュ レーシ ョ ンの フ ァ イル生成
Vivado IDE Tcl コ ン ソ ールを使用 し た ビ ッ ト ス ト リ ーム生成の例
ビ ッ ト ス ト リ ームのプ ロ パテ ィ と 生成は、図11 に示す Vivado IDE の [Tcl Console] タ ブか、Tcl コ マン ド シ ェルを使用 し て 管理で き ます。 ビ ッ ト ス ト リ ーム フ ァ イ ルを生成する前に、デザ イ ンの制約 と し て ビ ッ ト ス ト リ ーム プ ロ パテ ィ を設定す る 必要があ り ます。「BPI コ ン フ ィ ギ ュ レーシ ョ ンのシーケ ン ス」 の説明に従っ て、 XDC フ ァ イ ルにプ ロ パテ ィ を追加する こ と を推奨 し ます。 既存デザ イ ン を変更す る 必要があ る 場合の コ マ ン ド ラ イ ン フ ローの概要を次に示 し ます。 1. 合成済みのデザ イ ンが古 く な っ た場合は、 合成を再実行 し ます。 2. 合成済みのデザ イ ン を開 き 、 制約プ ロ パテ ィ を変更 し ます。 3. ビ ッ ト ス ト リ ーム プ ロ パテ ィ を設定 し、 制約フ ァ イ ルを保存し ます。 4. イ ンプ リ メ ン ト を開始 し ます。 イ ンプ リ メ ン ト が完了 し た ら 、 イ ンプ リ メ ン ト 済みのデザ イ ン を開 き ます。 5. ビ ッ ト ス ト リ ーム を生成 し ます。 ビ ッ ト ス ト リ ーム を生成す る には、 プ ロ ジ ェ ク ト で イ ンプ リ メ ン ト 済みのデザ イ ン を開いてお く 必要があ り ます。 現在の プ ロ ジ ェ ク ト のビ ッ ト ス ト リ ーム フ ァ イ ルを書き込むコ マン ド は、図11 (write_bitstream -verbose <file name>) を 参照 し て く だ さ い。 書 き 込む ビ ッ ト ス ト リ ー ム は、 開かれ て い る イ ン プ リ メ ン ト 済みデザ イ ン に基づい て い ま す。 -verbose ス イ ッ チを指定す る と 、 使用 さ れ る すべての write_bitstream オプシ ョ ンが表示 さ れます。 こ の コ マ ン ド の使用方法は、Tcl コ ン ソ ールで write_bitstream -help と 入力 し て確認で き ます。 9 ページの 「Vivado IDE を使用 し た ビ ッ ト ス ト リ ーム生成の例」 の手順で実行 さ れ る Tcl コ マ ン ド を次に示 し ます。 タ ー ゲ ッ ト デザ イ ンは合成で き る状態であ る と し ます。 launch_runs synth_1
open_run synth_1 -name netlist_1
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property BITSTREAM.CONFIG.EXTMASTERCCLK_EN DIV-1 [current_design] set_property BITSTREAM.CONFIG.BPI_SYNC_MODE TYPE1 [current_design] set_property CONFIG_VOLTAGE 1.8 [current_design]
set_property CFGBVS GND [current_design] save_constraints reset_run impl_1 launch_runs impl_1 close_design open_run impl_1 write_bitstream Design_BIT
パラ レル NOR フ ラ ッ シ ュのプ ログ ラム フ ァ イルの準備
Vivado Design Suite は、 パ ラ レル NOR フ ラ ッ シ ュ のプ ロ グ ラ ムに使用可能な フ ラ ッ シ ュ プ ロ グ ラ ム フ ァ イ ル (.mcs) を、 FPGA ビ ッ ト ス ト リ ーム (.bit) か ら 作成で き ます。 フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルを書き 込む基本 コ マン ド は次の と お り です。
write_cfgmem -format <arg> -size <arg> -interface <arg> -loadbit <arg> <file> write_cfgmem コ マン ド の詳細は、 次の よ う に -help コ マン ド を使用 し て く だ さ い。
write_cfgmem -help
X-Ref Target - Figure 11
図 11 : [Tcl Console] タ ブのコ マ ン ド 例
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
Vivado IDE Tcl コ ン ソ ールを使用 し た フ ラ ッ シ ュ プ ログ ラ ム フ ァ イル
生成の例
128MB (1Gb) の 28F00AG18F のフ ラ ッ シ ュ プ ロ グ ラ ム フ ァ イ ルを作成する コ マン ド を次に例次し ます。 write_cfgmem -format mcs -size 128 -interface BPIx16 -loadbit "up 0x0 <Project_Dir>/Project_Name.runs/impl_1/Design_Name.bit" <Project_Dir>/Design_Name.mcs こ の例では、 フ ァ イ ル フ ォーマ ッ ト を標準の .mcs に設定 し、 128MB (1Gb) の タ ーゲ ッ ト フ ラ ッ シ ュ サ イ ズ を使用 し ま す。 -size オプシ ョ ンは メ ガバ イ ト 単位で指定 し ます。 -interface オプシ ョ ンは、 タ ーゲ ッ ト モー ド の特殊なデー タ 処理を指定 し ます ( こ の場合のデータ フ ォーマ ッ ト は x16)。 -loadbit ス イ ッ チは、 ターゲ ッ ト と する ビ ッ ト ス ト リ ーム の数 と 開始ア ド レ ス位置を指定 し ます。 注記 : コ マン ド ラ イ ンのフ ァ イ ル パス に スペース が含まれていないか注意し て く だ さ い。 コ マン ド ラ イ ンでは、 スペース を使用す る こ と を避け る か、 ま たは 2 つのバ ッ ク ス ラ ッ シ ュ を使用 し て スペース を参照か ら 外 し て く だ さ い ("\\")。 Tcl コ マン ド ラ イ ンは、 フ ァ イ ル パス に ス ラ ッ シ ュ (/) を使用する必要があ り ます。
デフ ォ ル ト では、Vivado Design Suite はその起動元の フ ォ ルダーに フ ァ イ ルを書 き 込みます。 こ れ以外の場所に書 き 込む には、 次のいずれか を実行 し ます。
• 前の例に示 し た よ う に、 出力フ ァ イ ルの フ ァ イ ル パス を指定する • 次の コ マ ン ド でデ ィ レ ク ト リ を変更す る : cd <file path> cd および write_cfgmem を使用する例を次に示し ます。
cd <Project_Dir>
write_cfgmem -format mcs -size 128 -interface BPIx16 -loadbit "up 0x0 Project_Name.runs/impl_1/Design_Name.bit" Design_Name.mcs
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラム
図12 に、 Vivado ツールを用いた フ ラ ッ シ ュ の間接プ ロ グ ラ ム機能の基本セ ッ ト ア ッ プを示 し ます (UltraScale FPGA 評価 ボー ド を使用)。Vivado ハー ド ウ ェ ア マネージ ャ ーのユーザー イ ン ターフ ェ イ ス ま たは Tcl コ マン ド を使用 し て、オンボー ド フ ラ ッ シ ュ をプ ロ グ ラ ムで き ます。
X-Ref Target - Figure 12
86%&DEOH 9LYDGR'HVLJQ 6XLWH -7$*%XV 8OWUD6FDOH)3*$ :LWK-7$*WR%3,%LWVWUHDP %3,&RQILJXUDWLRQ ,QWHUIDFH 3DUDOOHO 125)ODVK
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
Vivado に よ る フ ラ ッ シ ュの間接プ ログ ラ ムのための UltraScale FPGA ボー ド セ ッ ト
ア ッ プ
Vivado Design Suite を使用し てパ ラ レル NOR フ ラ ッ シ ュ をプ ロ グ ラ ム し、UltraScale FPGA を正 し く コ ン フ ィ ギ ュ レーシ ョ ンす る ための基本的なボー ド セ ッ ト ア ッ プについて簡潔に説明し ます。
1. モー ド ピ ン M[2:0] の設定を確認し 、UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン ターフ ェ イ ス ピ ンが正 し く 接続 さ れてい る こ と を確認 し ます。図4 を参照 し て く だ さ い。
2. ボー ド の電源をオンに し ます。
3. サポー ト さ れ る JTAG Digilent USB ケーブルま たはザ イ リ ン ク ス プ ラ ッ ト フ ォーム ケーブル USB II を接続 し ます。
Vivado IDE に よ るパラ レル NOR フ ラ ッ シ ュのプ ログ ラ ム例
1. Vivado ハー ド ウ ェ ア マネージ ャーを起動 し ます。 Flow Navigator の [Program and Debug] の下にあ る [Open Hardware Manager] を ク リ ッ ク し ます (図13 参照)。 ま たは、 [Flow] → [Open Hardware Manager]を ク リ ッ ク し ます。
2. Flow Navigator の [Hardware Manager] の下にあ る [Open Target] → [Open New Target] を ク リ ッ ク する か、 ま たは [Tools] → [Open New Target] を ク リ ッ ク し て、 ハー ド ウ ェ ア ターゲ ッ ト を開き ます。
X-Ref Target - Figure 13
図 13 : Flow Navigator ビ ュ ー ;BB
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
3. Open Hardware Target Wizard が表示 さ れます。 ウ ィ ザー ド の指示に従っ て XCVU095 FPGA を選択し ます。図14 に示 す よ う に JTAG 接続の周波数を選択 し ます。 こ の例では、 デフ ォル ト 周波数の 15MHz を使用 し ます。 [Next] を順に ク
リ ッ ク し て、 ウ ィ ザー ド を終了 し ます。
X-Ref Target - Figure 14
図 14 : Open Hardware Target Wizard の JTAG [Select Hardware Target] ウ ィ ン ド ウ
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
4. Flow Navigator の [Program and Debug] の下にあ る [Hardware Manager] で、 [Add Configuration Memory] → [XCVU095_0] を ク リ ッ ク し ます。図15 に示すよ う に、 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ パーツ を選択する ためのビ ューが表示 さ れ ます。Micron (28F00AG18F) MT28GU01GAAX1E を選択 し て、 [OK] を ク リ ッ ク し ます。
X-Ref Target - Figure 15
図 15 : フ ラ ッ シ ュ パーツの選択
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
5. デフ ォ ル ト では、 コ ン フ ィ ギ ュ レーシ ョ ン メ モ リ デバ イ ス をプ ロ グ ラ ムする かど う か確認する ダ イ ア ロ グ ボ ッ ク ス が表示 さ れ ま す。[OK] を ク リ ッ ク し て、図16 に示す よ う に、 表示 さ れ る ビ ュ ーに メ モ リ デバ イ ス の コ ン フ ィ ギ ュ レーシ ョ ン フ ァ イ ルを入力 し ます。 [OK] を ク リ ッ ク し て、 フ ラ ッ シ ュ のプ ロ グ ラ ム を開始 し ます。
注記 : RS[1:0] が リ ビ ジ ョ ン管理に使用 さ れてい る場合は、 RS[1:0] に置き換え ら れた FPGA ア ド レ ス ピ ン を Vivado IDE に 指示す る 必要があ り ます。
注記 : ほ と ん ど の場合、 [State of non-config mem I/O pins] にはデフ ォ ル ト の設定を使用 し ます。 間接プ ロ グ ラ ム中にユー ザー I/O をすべてプルア ッ プ ま たはプルダ ウ ンする必要があ るデザ イ ンでは、 ほかの設定を選択で き ます。
プ ロ グ ラ ミ ン グが正常に完了 し た後、FPGA 上で PROGRAM_B 信号を Low にパルスする か、 ボー ド の電源を入れ直 し ま す。 こ れで FPGA は、 同期読み出 し を使用する BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド で、 パ ラ レル NOR フ ラ ッ シ ュ か ら デ ザ イ ン を コ ン フ ィ ギ ュ レーシ ョ ン し ます。 詳細は、22 ページの 「BPI コ ン フ ィ ギ ュ レーシ ョ ンのシーケ ン ス」 を参照 し て
く だ さ い。
X-Ref Target - Figure 16
図 16 : パラ レル NOR フ ラ ッ シ ュのプ ログ ラム
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ム
プ ログ ラ ム時間
周波数 15MHz で USB ケーブルを使用する XCVU095 ビ ッ ト ス ト リ ームについて、 圧縮 し た場合 と 未圧縮の場合の動作時 間の例を紹介 し ます (表2 参照)。 こ れ ら の値は、 参照用であ り 保証 さ れた値ではあ り ません。
Tcl コ ン ソ ールによ るパ ラ レル NOR フ ラ ッ シ ュの間接プ ロ グ ラ ム例
こ のセ ク シ ョ ン の コ ー ド は、17 ページの 「Vivado IDE に よ る パ ラ レル NOR フ ラ ッ シ ュ のプ ロ グ ラ ム例」 の手順に従っ て 実行 さ れ る Tcl コ マン ド を示 し ています。
# Vivado script to program a parallel NOR flash
# The board should be connected to a programming cable and powered prior to running a script. # The programming file is specified by the property PROGRAM_FILES in this example.
# Run this script from a Vivado command prompt: vivado -mode batch -source program_bpi.tcl open_hw
connect_hw_server -url localhost:3121
# Set the current FPGA target.If multiple devices are in the JTAG chain, use the get_hw_devices # command to help set the target FPGA.
# For setups with multiple cable connections, the user would have to select a specific target cable. # Available cable frequencies are dependent on target cable.If a non-default frequency is desired # this can be specified with the set_property PARAM.FREQUENCY.See UG908.
open_hw_target
current_hw_device [lindex [get_hw_devices] 0] # Select target flash
create_hw_cfgmem -hw_device [lindex [get_hw_devices] 0] -mem_dev [lindex [get_cfgmem_parts {mt28gu01gaax1e-bpi-x16}] 0]
# Set the address range for flash operations to the size of the programming file. set_property PROGRAM.ADDRESS_RANGE {use_file} [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]]
# Set the flash programming file
set_property PROGRAM.FILES {C:/Vivado_Workspace/Design/Design_Name.mcs} [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0]]
# Set the termination of unused pins when programming the flash
set_property PROGRAM.UNUSED_PIN_TERMINATION {pull-none} [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]]
# Set the Revision Select pins, if unused the setting will be none.
set_property PROGRAM.BPI_RS_PINS {none} [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] 表 2 : フ ラ ッ シ ュ動作の参照用概算時間 イ メ ージ 時間 (秒) 消去 (1) プ ログ ラ ム 検証 圧縮 さ れた XCVU095 ビ ッ ト ス ト リ ーム (40,623,464 ビ ッ ト ) 28 53 13 未圧縮の XCVU095 ビ ッ ト ス ト リ ーム (286,746,912 ビ ッ ト ) 27 321 47 1Gb フル イ メ ージ (1,073,741,824 ビ ッ ト ) 222 1221 197 注記: 1. 消去時間は、 格納 さ れてい る フ ラ ッ シ ュ データ の量に よ っ て異な り ます。
BPI コ ン フ ィ ギ ュ レーシ ョ ンのシーケ ン ス
# Set programming options for erase, program and verify.Blank check is not performed in this sample # example.
set_property PROGRAM.BLANK_CHECK 0 [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] set_property PROGRAM.ERASE 1 [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] set_property PROGRAM.CFG_PROGRAM 1 [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] set_property PROGRAM.VERIFY 1 [ get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] # Check to ensure FPGA selected and supported flash memory are selected
startgroup
if {![string equal [get_property PROGRAM.HW_CFGMEM_TYPE [lindex [get_hw_devices] 0]] [get_property MEM_TYPE [get_property CFGMEM_PART [get_property PROGRAM.HW_CFGMEM
[lindex [get_hw_devices] 0 ]]]]] } { create_hw_bitstream -hw_device [lindex [get_hw_devices] 0] [get_property PROGRAM.HW_CFGMEM_BITFILE [ lindex [get_hw_devices]
0]]; program_hw_devices [lindex [get_hw_devices] 0]; }; # Program the flash
program_hw_cfgmem -hw_cfgmem [get_property PROGRAM.HW_CFGMEM [lindex [get_hw_devices] 0 ]] refresh_hw_device [lindex [get_hw_devices] 0]
endgroup
BPI コ ン フ ィ ギ ュ レーシ ョ ンのシーケ ン ス
パ ラ レル NOR フ ラ ッ シ ュ のプ ロ グ ラ ムが正常に完了 し た後、 ボー ド の電源を入れ直すか、 PROGRAM_B リ セ ッ ト 信号を パルスす る と 、BPI コ ン フ ィ ギ ュ レーシ ョ ン シーケ ン ス が開始 さ れます。 こ のセ ク シ ョ ンでは、 基本的なシーケ ン ス につ いて簡潔に説明 し ます。 詳細は、 『UltraScale アーキ テ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) [参照 1] を参照 し て く だ さ い。BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド (M[2:0] = 010) では、 UltraScale FPGA は、 モー ド ピ ン をサンプル し た後、 INIT_B を 初期化 し て リ リ ー ス し ま す。INIT_B 信号が リ リ ー ス さ れ、 イ ン ク リ メ ン ト さ れ た有効 ア ド レ ス A[28:00] で制御信号 (FCS_B、 FOE_B、 ADV_B) がアサー ト さ れ る と 、 デー タ バス D[15:0] 上で フ ラ ッ シ ュ か ら デー タ がキ ャ プチ ャ さ れます。 その後、 ビ ッ ト ス ト リ ーム ヘ ッ ダーが読み出 さ れて、 デザ イ ンで使用 さ れ る 読み出 し モー ド が決定 し ます。 ビ ッ ト ス ト リ ーム ヘ ッ ダーに同期コ マン ド が含まれてい る場合は、 FPGA コ ン フ ィ ギ ュ レーシ ョ ン コ ン ト ロー ラ ーが、 接続 さ れてい る フ ラ ッ シ ュ の RCR (読み出 し コ ン フ ィ ギ ュ レーシ ョ ン レ ジ ス タ) に対 し て非同期書き込みを実行 し、 同期モー ド ビ ッ ト お よ びレ イ テ ン シ ビ ッ ト を設定 し ます。 フ ラ ッ シ ュ の RCR への書 き込みが完了す る と 、 FPGA コ ン ト ロ ー ラ ーは同期読 み出 し モー ド で ビ ッ ト ス ト リ ームのデー タ コ ン テ ン ツの読み出し を開始し ます。 コ ン フ ィ ギ ュ レーシ ョ ン完了後、 フ ラ ッ シ ュ は同期読み出 し モー ド を維持 し ます。 図17 の タ イ ミ ン グ波形は、 同期読み出 し モー ド の BPI コ ン フ ィ ギ ュ レーシ ョ ン を開始する手順を表 し ています。
X-Ref Target - Figure 17
,1,7B% &&/. )&6B% )2(B% ):(B% $'9B% $> @ $V\QF5HDG0RGH%LWVWUHDP +HDGHU5HDG $V\QF:ULWH0RGH)ODVK 5&5:ULWH 6\QF5HDG0RGH %LWVWUHDP/RDG
コ ン フ ィ ギ ュ レーシ ョ ン時間
コ ン フ ィ ギ ュ レーシ ョ ン時間
こ のアプ リ ケーシ ョ ン ノ ー ト で説明 し てい る BPI コ ン フ ィ ギ ュ レーシ ョ ンのセ ッ ト ア ッ プは、 EMCCLK を使用 し ます。 EMCCLK の最大周波数を 計算す る には、 パ ラ レ ル NOR フ ラ ッ シ ュ の Clock-to-Out 仕様 と デー タ シー ト に記載の FPGA セ ッ ト ア ッ プ仕様の両方が必要です。 サポー ト さ れ る 最大 EMCCLK 周波数 (FEMCCK) は、 『Kintex UltraScale アーキ テ ク チ ャ デー タ シー ト : DC 特性お よ び AC ス イ ッ チ特性』 (DS892) [参照 4] お よ び 『Virtex UltraScale アーキ テ ク チ ャ デー タ シー ト : DC 特性および AC ス イ ッ チ特性』 (DS893) [参照 5] に記載 さ れてお り 、 こ れ ら の値を超えてはな り ません。BPI コ ン フ ィ ギ ュ レーシ ョ ンの最大 EMCCLK の概算値は、式1 か ら 求め ら れます。 式 1 説明 : a = フ ラ ッ シ ュ の Clock-to-Out 値 (TCHQV) b = FPGA のデータ セ ッ ト ア ッ プ値 (TBPIDCC) c = ボー ド 遅延
注記 : 28F00AG18F フ ラ ッ シ ュ の Clock-to-Out 値の仕様が TCHQV = 5.5ns で、 UltraScale FPGA のデータ セ ッ ト ア ッ プ値が TBPIDCC = 3.5ns の場合、 ボー ド 遅延が無視で き る レベルであれば、 最大周波数の設定値は 111MHz にな り ます。 表3 では、 90MHz の EMCCLK を使用 し た場合の BPI コ ン フ ィ ギ ュ レーシ ョ ン時間 と 、 同 じ ボー ド 上で非同期読み出 しお よ び CCLK を使用 し た場合の コ ン フ ィ ギ ュ レーシ ョ ン時間を比較 し てい ます。コ ン フ ィ ギ ュ レーシ ョ ンの概算時間は、式2 か ら 求め ら れます。 パ ワーオン リ セ ッ ト か ら の コ ン フ ィ ギ ュ レーシ ョ ン時間を計算する必要があ る場合は、式2 か ら 得 ら れた時間に、FPGA のデータ シー ト に記載 さ れた tPOR の値を加算 し ます。 式 2 説明 : a = ビ ッ ト ス ト リ ームのサ イ ズ b = コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク 周波数 c = データ バス幅 表3 に、 BPI コ ン フ ィ ギ ュ レーシ ョ ン時間の例を示し ます。 非同期読み出 し の計算では、 追加のパ ラ メ ー タ ーを考慮に入れ る 必要があ り ます。CCLK 偏差 (FMCCKTOL) に よ り 、 ビ ッ ト ス ト リ ーム周波数の設定は公称値 6MHz に制限 さ れます。
表 3 : Virtex UltraScale FPGA の BPI コ ン フ ィ ギ ュ レーシ ョ ン時間の例 読み出 し モー ド コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク ソ ース フ ラ ッ シ ュ デー タ 幅 ビ ッ ト ス ト リ ームの コ ン フ ィ ギ ュ レーシ ョ ン時間 (286,746,912 ビ ッ ト ) 同期読み出 し (基準 と な る例) EMCCLK (90MHz オシ レーター ) x16 199.13ms 非同期読み出 し CCLK = 6MHz x16 3 秒 非同期読み出 し CCLK = 3MHz (デフ ォル ト 設定) x16 6 秒
Frequency
MAX1
a b c
+ +
---=
ConfigurationTime
a
b c
×
---=
デバ ッ グ ガ イ ダン ス
デバ ッ グ ガ イ ダン ス
こ のセ ク シ ョ ンでは、BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド およびフ ラ ッ シ ュ の間接プ ロ グ ラ ムに関する チ ェ ッ ク リ ス ト と 一般的なデバ ッ グ手順について簡潔に説明 し ます。回路図接続の検証
• UltraScale FPGA のデータ ピ ン D[03:00] はバン ク 0 に割 り 当て ら れ、 D[15:04] はバン ク 65 の多目的ピ ンです。 両方の ピ ンが同 じ 電圧で動作 し てい る こ と を確認 し ます。• 1.8V の Micron 28F00AG18F フ ラ ッ シ ュ と の互換性のために、 CFGBVS は GND に接続し 、 VCCO_0 および VCCO_65 には 1.8V 電源を供給 し ます。
• JTAG ピ ンはバン ク 0 に割 り 当て ら れ、 こ のバン ク の同じ 要件に従 う 必要があ り ます。 Virtex UltraScale FPGA の場合、 バン ク 0 は 1.8V に設定 さ れます。
• マ ス タ ー BPI コ ン フ ィ ギ ュ レーシ ョ ン モー ド の接続図を確認し ます。
注記 : FPGA のア ド レ ス バスは A[25:0] ですが、 Micron 28F00AG18F フ ラ ッ シ ュ のア ド レ ス バスは A[26:1] です。 バス ラ ベルが異な る ために、FPGA と フ ラ ッ シ ュ間の接続の大部分は 1 ずつずれてい る よ う に見え ます。
• x16 でサポー ト さ れ る パ ラ レル NOR フ ラ ッ シ ュ フ ァ ミ リ には、 LSB ア ド レ ス信号 と し て A[1] を使用する も の と A[0] を使用す る も のがあ り ます。 • JTAG の TCK 信号 と FPGA の CCLK 信号のシグナル イ ン テ グ リ テ ィ が維持 さ れてい る こ と が非常に重要です。 長い 接続はで き る だけ使用 し ないで く だ さ い。 接続が長い と 、 望ま し く ない ノ イ ズや電圧波形の反射が発生 し 、FPGA の シ グナル イ ン テ グ リ テ ィ を低下 さ せる こ と があ り ます。 詳細は、 『UltraScale アーキテ ク チ ャ PCB デザ イ ン ユーザー ガ イ ド 』 (UG583) [参照 6] の 「単方向の ト ポグ ラ フ ィ と 終端」 のセ ク シ ョ ン を参照し て く だ さ い。
適切な フ ァ イル生成
• ビ ッ ト ス ト リ ームの設定で EMCCLK オプシ ョ ンが有効にな っ てい る場合は、I/O 規格が定義 さ れてい る こ と を確認 し ます。EMCCLK は多目的ピ ンであ る ため、 デフ ォル ト では I/O 規格は未定義です。 デザ イ ンに EMCCLK ピ ン を使用 す る 場合、 制約 フ ァ イ ルで EMCCLK の I/O 規格が適切に制約 さ れて いれば、 それ以上の処理は必要 あ り ま せん。 EMCCLK ピ ン を コ ン フ ィ ギ ュ レーシ ョ ンの ク ロ ッ キ ン グの目的でのみ使用する場合は、 次の行を追加 し ます。set_property CONFIG_VOLTAGE 1.8 [current_design]
• BPI コ ン フ ィ ギ ュ レーシ ョ ンでは、 ターゲ ッ ト フ ラ ッ シ ュ デバ イ ス に応 じ て同期モー ド の タ イ プ (Type1、 Type2) が正 し く 設定 さ れてい る こ と を確認 し ます (28F00AG18F では Type1、 P30 では Type2)。
• オプシ ョ ンで、 コ ン フ ィ ギ ュ レーシ ョ ン と プ ロ グ ラ ミ ン グ を さ ら に高速化す る には、 ビ ッ ト ス ト リ ーム圧縮の設定を 使用 し ます。 • ConfigRate オプシ ョ ンは、 非同期読み出 し モー ド で ターゲ ッ ト フ ラ ッ シ ュおよび FPGA でサポー ト さ れ る最大周波数 を超えない よ う に し ます。FPGA の CCLK 偏差については、 データ シー ト を参照 し て く だ さ い。 データ シー ト に記載 さ れた FPGA の CCLK 偏差の仕様は、 FMCCKTOL です。 • ［Project Settings］ (11 ページの図 7) のビ ッ ト ス ト リ ーム設定を適用する際は、デザ イ ンの合成が正常に完了 し、合成済 みのデザ イ ン が開かれてい る こ と を確認 し て く だ さ い。Vivado Design Suite では、 合成済みま たは イ ンプ リ メ ン ト 済 みのデザ イ ンが開かれ る ま で、 高度な ビ ッ ト ス ト リ ーム設定は適用 さ れません。
• Vivado Design Suite でビ ッ ト ス ト リ ーム イ メ ージが見つか ら ない場合は、 フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルのフ ァ イ ル パス に スペース が含まれていない こ と を確認 し て く だ さ い。 フ ァ イ ル パス を含む Tcl コ マン ド ラ イ ンは、 スペー ス を検出す る と 、 フ ラ ッ シ ュ のプ ロ グ ラ ム フ ァ イ ルを取得し よ う と し ます。
参考資料
パラ レル NOR フ ラ ッ シ ュの間接プ ログ ラ ムに失敗 し た場合に実行す
る手順
• フ ラ ッ シ ュ デバ イ スは不揮発性です。 プ ロ グ ラ ムする前に、 フ ラ ッ シ ュ が消去 さ れてい る こ と を確認し て く だ さ い。 • ブ ラ ン ク チ ェ ッ ク を実行 し て、 前回の消去動作を確認し ます。 • Vivado ハー ド ウ ェ ア マネージ ャーで、 デザ イ ンに合っ た適切な フ ラ ッ シ ュ メ モ リ パーツが選択 さ れてい る こ と を確 認 し ます。 完全なパーツ名については、 フ ラ ッ シ ュ メ ーカーのデータ シー ト を参照し て く だ さ い。 • 間接プ ロ グ ラ ムの最大ケーブル速度を超えない よ う に し ます。 • JTAG チ ェーンの イ ン テグ リ テ ィ が良好であ る こ と を確認し ます。 ° FPGA の IDCODE の基本動作を実行 し、 接続状態を確認 し ます。 ° FPGA 内に簡単な ビ ッ ト ス ト リ ーム をプ ロ グ ラ ム し ます。 ° フ ラ ッ シ ュ のプ ロ グ ラ ム中に CFI が正 し く 読み出 さ れ る こ と を確認 し ます。 ° さ ら な る 分析のために FPGA ス テータ ス レ ジ ス タ を キ ャ プチ ャ し ます。BPI コ ン フ ィ ギ ュ レーシ ョ ンに失敗 し た場合に実行する手順
• 電源を入れ直 し て も コ ン フ ィ ギ ュ レーシ ョ ンが成功 し なか っ た場合は、FPGA と フ ラ ッ シ ュ デバ イ ス間の電源投入 シーケ ン ス に問題がない よ う に、PROGRAM_B 信号をパルス し ます。 • 内部 CCLK およびデフ ォル ト のビ ッ ト ス ト リ ーム設定を使用 し て、 まず基本的な非同期ビ ッ ト ス ト リ ーム を試 し ま す。 こ れに よ っ て、 シ グナル イ ン テグ リ テ ィ の問題 と ビ ッ ト ス ト リ ーム プ ロ パテ ィ の問題を切 り 分け る こ と がで き ま す。デフ ォ ル ト の コ ン フ ィ ギ ュ レーシ ョ ン ク ロ ッ ク プ ロ パテ ィ (3MHz) を使用 し て FPGA を コ ン フ ィ ギ ュ レーシ ョ ン す る と 、 同期読み出 し と EMCCLK を有効に し て ビ ッ ト ス ト リ ーム を読み出す場合に比べて、 所要時間が大幅に長 く な り ます。 コ ン フ ィ ギ ュ レーシ ョ ン時間については、表3 を参照 し て く だ さ い。参考資料
1. 『UltraScale アーキテ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570) 2. 『Vivado Design Suite ユーザー ガ イ ド : プ ロ グ ラ ムおよびデバ ッ グ』 (UG908)3. Micron StrataFlash Embedded Memory MT28GU01GAAA1E (28F00AG18F) デー タ シー ト 4. 『Kintex UltraScale アーキテ ク チ ャ データ シー ト : DC 特性お よび AC ス イ ッ チ特性』 (DS892) 5. 『Virtex UltraScale アーキテ ク チ ャ データ シー ト : DC 特性お よび AC ス イ ッ チ特性』 (DS893) 6. 『UltraScale アーキテ ク チ ャ PCB デザ イ ン ユーザー ガ イ ド 』 (UG583)
改訂履歴
次の表に、 こ の文書の改訂履歴を示 し ます。 日付 バージ ョ ン 内容 2014 年 12 月 8 日 1.0 初版法的通知
法的通知
The information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications. You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent. Certain products are subject to the terms and conditions of Xilinx’s limited warranty, please refer to Xilinx’s Terms of Sale which can be viewed at http://www.xilinx.com/legal.htm#tos; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx. Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in such critical applications, please refer to Xilinx’s Terms of Sale which can be viewed at
http://www.xilinx.com/legal.htm#tos.
Automotive Applications Disclaimer
XILINX PRODUCTS ARE NOT DESIGNED OR INTENDED TO BE FAIL-SAFE, OR FOR USE IN ANY APPLICATION REQUIRING FAIL-SAFE PERFORMANCE, SUCH AS APPLICATIONS RELATED TO: (I) THE DEPLOYMENT OF AIRBAGS, (II) CONTROL OF A VEHICLE, UNLESS THERE IS A FAIL-SAFE OR REDUNDANCY FEATURE (WHICH DOES NOT INCLUDE USE OF SOFTWARE IN THE XILINX DEVICE TO IMPLEMENT THE REDUNDANCY) AND A WARNING SIGNAL UPON FAILURE TO THE OPERATOR, OR (III) USES THAT COULD LEAD TO DEATH OR PERSONAL INJURY. CUSTOMER ASSUMES THE SOLE RISK AND LIABILITY OF ANY USE OF XILINX PRODUCTS IN SUCH APPLICATIONS.
© Copyright 2014 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.
こ の資料に関す る フ ィ ー ド バ ッ ク お よ び リ ン ク な ど の問題につ き ま し ては、[email protected] ま で、 ま たは各ページの右下
にあ る [フ ィ ー ド バ ッ ク 送信] ボ タ ン を ク リ ッ ク する と 表示 さ れ る フ ォームか ら お知 ら せ く だ さ い。いただ き ま し た ご意見を参考に早急に
![表 1 に、 BPI コ ン フ ィ ギ ュ レーシ ョ ン イ ン ターフ ェ イ ス信号の機能の説明を示 し ます。 ピ ンの定義の詳細は、 『UltraScale アーキ テ ク チ ャ コ ン フ ィ ギ ュ レーシ ョ ン ユーザー ガ イ ド 』 (UG570、 表 1～6 : コ ン フ ィ ギ ュ レーシ ョ ン ピ ンの定義) [参 照 1] および Micron 社の 28F00AG18F フ ラ ッ シ ュ デー タ シー ト [参照 3] を参照し て く だ](https://thumb-ap.123doks.com/thumbv2/123deta/5932407.567950/4.918.139.851.633.1108/レーシターフアーキフィギレーシユーザードレーシおよび.webp)
![図 7 : [Project Settings] の [Bitstream] ビ ュ ー](https://thumb-ap.123doks.com/thumbv2/123deta/5932407.567950/11.918.206.792.153.695/図7ProjectSettingsのBitstreamビュー.webp)
![図 8 : コ ン フ ィ ギュ レーシ ョ ン ビ ッ ト ス ト リ ーム設定の [General] オプシ ョ ン](https://thumb-ap.123doks.com/thumbv2/123deta/5932407.567950/12.918.148.848.154.717/レーシンビットストリーム設定オプション.webp)
![図 9 : コ ン フ ィ ギュ レーシ ョ ン ビ ッ ト ス ト リ ーム設定の [Configuration] オプシ ョ ン](https://thumb-ap.123doks.com/thumbv2/123deta/5932407.567950/13.918.154.848.109.653/レーシンビットストリーム設定オプション.webp)
